請教 Band-gap BJT 如果 layout 不 match

yalon

有一問題想跟大大们請益??
, p- `+ q4 {( t/ z1 \如果是 bandgap 內bipolar layout 因製程變異; 導致silicon 上所見 並非如 cuicuit 上所建 1:8;
/ d+ ^$ \: W' q- j/ T! y1 h
那麼在 silicon 上所見到的 reference voltage electric 特性會變怎樣.
7 m4 m5 N" |. l
歡迎大家發言...
) ~# R, q5 B) R8 }6 E; N; P謝謝

* ?4 H- ]1 D1 W' r
1 ?) d: h8 {7 c以下是 bandgap voltage reference 的相關討論:
bandgap無法將壓差降低  
bandgap voltage reference?
& v& T( A2 ^. w關於CMOS的正負Tc
如何在CMOS process 中做好溫度感應器?
請問有關 bandgap 內 op的 spec ....
bandgap的模擬問題 (單N,PMOS組成)
BandgapDC扫描温度特性时,不能正常工作
% J' |+ |2 X2 O4 [$ A6 {

9 y& |4 y  x* i% p" {! c6 u$ U
[ 本帖最後由 sjhor 於 2009-3-17 05:54 PM 編輯 ]

semico_ljj

1：8的设计一般不会出问题的，倒是Res的matching倒是要注意

yalon

Dear S 大:
怎樣說 為何通常 bjt 不會有大問題 ?
例如 九公格內的單一unit 是 1umx1um 好 還是 10umx10um 好 ??
2 E, {# n3 |% Z- Q
7 h, w3 {5 H) Q& A7 Z: K. |如果沒選好 ....影響有多大 ???
這能用 monte carole 來仿看看嗎 ??

多謝.

finster

我個人都是選10x10的BJT
以前我們曾從HSPICE Model來看,發覺到10X10在溫度係數上相較於其他size是比較穩的,不過,各家製程廠不見得都會是這種情況,所以,必需以各家所提供的HSICE model比較後才會知道
) [/ a% \4 }7 M0 O8 S& L至於1:8,若沒有照九宮格的layout排法,在製程上是不會有問題,但出現的performance可能會有一些小問題,但影響多大,其實很難說,畢竟T公司的技術比起其他三級的製程廠技術來說,這些小地方就決定了T公司的價值存在,有些三級製程廠所提供的HSPICE model還不見得很準,有時還得下test key來驗證一下它的HSPICE model的準確性
+ j3 {* c# [0 t3 h至於monte carole能不能模擬出來看,當然有辦法模擬,但成效如何,其實還是得看製程廠的技術和提供的model

semico_ljj

是的，一般Foundry提供 5×5的；10×10的；20×20的。实际可以看情况！取10×10的是面积和精度的折衷！

異星人

我曾經下過顆包含BJT的Bandgap電路
+ C, z' l" X( ^( r
3 f8 z+ I4 B: H3 q  l: A# [0 a只是測量晶片時
7 I; I! j9 h/ t; g
; U8 h1 q5 c3 L! r# Bperformce降低相當多啊

# i) F  x5 c& C7 i# ^% E* D而且BJT有match到
8 c3 p% s0 u8 g/ l$ R+ [- N
" e  f/ p: o7 J! M6 Q5 H' \* M你可以注意BJT Bandgap是否相當的關鍵重要
: V2 ]8 u1 K- S: e
. [1 E0 q' z* W; |# k3 _6 z7 ]* d再去考量電路的Layout架構

erdong2000cn

match对电路影响比较大，如果要降低噪声的话，需要选择较大的bjt，我们选的一般是10×10

semico_ljj

Area 越大，matching 越好

liangshangquan

5×5和10×10在面積上當然10*10的match更好，REF的離散性更好，另外由於E面積的區別，會造成BJT的vbe有所差別

nesty.tseng

我的看法是...如果你需要很準的reference電壓
光想靠layout matching是很難的
8 V: A" Y. {9 q  i: \' D' R1 }多準備一些trim吧
基本上1:8已經是ok了
重要的是你R的layout跟type

gimayon

有種 疊2層 pnp 的 bandgap 架構

有高人說對製程偏移影響較小
! x4 g( I3 r* _( [  R" p, X
可惜我只看過 run過  沒實際下ic回來測試過...

dyjguilin

其实可以通过仿真大致的确定一下影响
1 {: i; D) \$ V2 E不同结构的BG对器件的敏感度是不一样的，可能BJT的变化并无太大影响，也可能有毁坏性的作用
仿真中一般有dc sense仿真（好像主流的仿真工具都有）
. F0 O( E* s+ y1 |  j+ }尝试调试一下期间的参数变化（需要design rule和fab库文件的支持），看看那些器件对BG影响最大

guang3000

我们公司的bandgap不用trimming , 加上一个电压跟随器（测量用）， 电压变化是正负40mv , 架构还没完全看明白，这个bandgap性能到底如何呢？

u8912017

如果是我的話我也是會選擇使用 10 x 10 的 BJT
7 h. z: d1 m* d% Q. I5 P
' i  Q3 x6 E* c0 J1 e% a# [5 z/ }; |原因無他…因為layout area比較大，所以gain到的 delta offset也會比較小
1 S5 d8 V. r% K/ [* y0 i0 b( F
8 e1 w9 l7 o8 b( t另外，bandgap的分壓電阻我到是覺得還好…因為他是ratio式的

7 a' l; d( \+ h/ Z8 k# k# T' L$ ^所以即使process飄掉的話也是一起飄向同一邊！！！

jesseyu

The area of emitter will have mismatch and is proportional to the BJT size, thus bigger is better. Also, the bigger the area is , the less sensitive it will be to the current injected.

donothing

回復 13# guang3000

    請問一下   在 Bandgap後加一級的 op buffer , 量出來 40 mV 是一堆 IC的量測值吧

    這樣子不是會把 每個 op 的 offset 也包含進來了嗎 ?

    有的剛好與 BG 正負相抵, 有的剛好累加, 還是我的解讀有錯呢?

2008ql

回復 2# semico_ljj
# [; r% A# z# c/ B5 c+ p
, v. x: M+ _& d7 ^/ g
dear semico_ljj，
9 [8 f; O; @' B* d9 p我現在做bandgap reference,覺得連接電阻的metal,以及電阻到地的metal對reference輸出的溫飄有較大影響。請問以您的經驗，這種影響大嗎，有什麽改進的措施嗎？
& q. ?) O0 Y/ b4 t! P+ \* s/ n; X還有從postsim的結果推斷，地電位應該是向上飄了，有這種可能嗎？
能具體介紹一下您說的電阻匹配嗎？
謝謝！
2 _) W! i1 j" y9 R  ?4 P也請其他各位高手指教！

jsp0520

相同面積下我再公司作通常會選能畫到16或25顆的尺寸(2X2, 5X5, 10X10)
9 A8 a# t* y4 i4 j( E1 E科數越多OP_OFFSET影響越小