bandgap设计 仿真中的温度曲线问题！！

wxw622486

大家好！！我现在在做一个BANDGAP 电路，我使用的结构如附件，我现在仿真的温度曲线，温度在0－120，一半曲线是开口向下的，但是我仿真的电路是开口向上的，想问问高手，开口向下和向上对于电路有和区别？？如何修改电路使开口向上变为开口向下！！是否和MODEL中的R,BJT 的温度系数有关？？我使用的是UMC的低压5V工艺。
$ ?$ u: F8 z$ {( I, f( N+ V
  D4 C! E) v; h& v. n  D  B
   请高手指教！！！
1 F8 f: C+ Q6 p2 Z! }- E
以下是 bandgap voltage reference 的相關討論:
. G5 L* ?2 }9 V6 sbandgap無法將壓差降低  
! w1 L8 }6 d0 O: y6 F% f: {9 oBand-gap BJT 如果 layout 不 match
5 h# o! ~5 T  Z) J4 Bbandgap電路的loop gain模擬
& E3 k) ^0 V2 X6 A1 J如何在CMOS process 中做好溫度感應器?
% B7 ^& `( F- m請問有關 bandgap 內 op的 spec ....
% [' Y3 G# C/ a6 Y/ f1 Ebandgap的模擬問題 (單N,PMOS組成)
  ]7 f1 H2 o$ |- H+ K0 v: Z% HBandgapDC扫描温度特性时,不能正常工作
( K" \5 w8 ?1 E" c/ X
% g3 A: ]( Y; D( b  S& N) N2 \

[ 本帖最後由 sjhor 於 2009-3-17 06:00 PM 編輯 ]

yalon

建議你試著改變電阻的特性, 再做一次仿真.
* \+ |( D& U7 j; T. T) ?( B1 ?如果你原來是 poly 電阻, 就改用 diffusion 電阻試試.

5 q9 D4 B8 x& M! z  因為不同電阻  有不同thermal coefficient.
3 n9 u$ e1 _' s' R9 j
- b( s: }  L# w  t  v玩玩看吧!!
  e$ G; ?1 |, S7 X4 X0 D. c共勉

wxw622486

好的。谢谢！！我试试哦！！！！！！！！！！

finster

我有大概看了一下你的電路
感覺有幾個地方還蠻奇怪的
1. 通常,若是Bandgap reference circuit,我們一般是不會使用HR poly電阻的,雖然它的1口電阻阻值比較大,但相對的,它在製程電阻變化比較大,這點你可以從SPICE Model中比對一下就可以知道,對於需要有精確溫度特性的Bandgap reference circuit來說,這點是我們不樂意見到的情況,故而,一般我們最常使用的是P+ diffusion電阻,建議你要改採這種電阻會比較合適
3 D6 U0 |7 N  R1 G  }2. 你在電路中有使用Q1 ~ Q5的偏壓電路,M3 ~ M6是一個自我偏壓電路,在很多書籍中都有介紹這種架構,Q1 ~Q5的BJT並不是絕對需要存在,若省掉這些BJT電路依然可以動作,只是所產生出來的bias current會沒有對溫度的補償特性,若有這些BJT,那你要掃一下(單獨對M3 ~ M6 + Q1 ~ Q5)溫度的變化VS bias current的關係,若你不作這個動作,那有加和沒加這些BJT就失去了這個BJT本身特有的溫度補償特性,而且,你也不知道加了這些BJT對於溫度的補償究竟有沒有效果
額外一提,基本上我個人是沒在加這些Q1 ~Q5的BJT的,因為真正要作到溫度補償特性只需有Q6 ~ Q15便足夠了
" p* }/ x9 e! Y* ]  T3. 個人不建議你將Y1的電壓由R11和R14分壓出來,嗯,更正確來說,你應該要從M30作current mirror,然後下面接R11和R14來分出Y1電壓,你目前這種接法,其R11和R14的阻值會影響Trim PAD上的電阻值和下方的電阻值以及M13的導通電阻(因為你是採電阻並聯方式),如此一來,溫度的補償會產生無法預期的變化,因為這三個並聯的path的電阻中最小的一個會成為支配這並聯後的電阻,而這樣子會讓溫度補償變得很難控制,故而,一般都是採current mirror的方式額外產生一條current path,然後再由R11和R14利用分壓定理分出所需要的電壓,或者直接從R16或者R15上拉出我們想要的電壓
3 F& o0 b2 S$ L
1 ~5 `& O, _6 k最後,你的M7 ~ M11和MP782, MP780我看不出它的功用為何,照理說,提供給OP的bias voltage(current)由M3 ~ M6 + Q1 ~ Q5就可以了,所以我看不出M7 ~ M11的用途為何,也許你們有特殊的用途
, C! ~" T) u/ n5 \9 B: @
另外,再補充一點,HR poly電阻並不適合作Trim PAD的功用(電阻),主因乃是HR poly的製程電阻值漂移量太大,相對的很難控制到很精準的單位(大小),若要作Trim的功用,建議採用poly或者P+ diffusion電阻會比較適合

finster

再補充一點
模擬出來對溫度的變化的開口向上或者向下,取決於電阻的溫度係數,MOSFET的溫度係數和BJT的溫度係數三者的關係
BJT的size我一般都是用10*10的size
電阻用P+ diffusion電阻
! k$ s0 J5 s' M在微調對溫度的曲線模擬中,我都是先固定住MOSFET的size,然後調整電阻的比例值,然後再看曲線變化,除非電阻的變化比例己經無法調出開口向下的曲線,不然我是不太會去動MOSFET的size
+ Z% J6 h& R* r& [最後,如果很在意整個電流消耗,那就把電阻加大

qw101

用diffusion電阻不是比用poly電阻的製程變異大嗎.那只要做出自己想要的規格,曲線向上還是向下有很重要嗎.

finster

在設計Bandgap reference circuit上的電阻使用,除了溫度係數與製程對電阻的變異性考量外
+ x. U- M) A9 I8 o2 m另外一項就是area的考量
以1口電阻要組成1K電阻來說,HR Poly電阻所需的面積最小,其次是P+ diffusion電阻,最佔面積的則是Poly電阻
一般來說,1口Poly電阻大概小於10歐姆以下,P+ diffusion電阻大概在1百多歐姆左右,而HR Poly電阻因為製程技術緣故,通常製程廠都是建議直接採用1K電阻作單位,依此大小作layout base,面積大概是P+ diffusion電阻的1/2左右
% R% \' x& t' e' r故而,也正因如此,Bandgap reference circuit中很少使用Poly電阻,絕大部份都建議採用P+ diffusion電阻,乃因用Poly電阻的話,所佔的面積是P+ diffusion面積的10倍大左右,而對產品考量為導向的工程師而言,當然不會選Poly電阻

kokokiki

關於bandgap使用電阻的問題,不只阻值,面積,溫度係數需要考量,若使用非poly電阻,更需要考量電壓對阻值的變化,
( F" U# F: ]5 J因junction電阻如P+,N+&NWELL電阻對電壓來講可是個可變電阻,且使用在low-power的bandgap電路,更需要注意
" q6 f9 `0 J2 z# V6 j% f: Jlayout可能造junction電阻漏電流的問題.

yoyo20701

嗯~~小弟前陣子也在研究bandgap多謝大大的講解喔~~~謝謝你~~�

wxw622486

谢谢！！我回去试试看！！！！有问题再请教高手！！！！

fmgay

Hi  finster:
/ N8 V& @) @% f3 U2 y4 r2 I+ L4 I' Q1. HR poly電阻的变化是比较大，能否从工艺制程的角度来说明一下为什么HR poly電阻的阻值变化比较大？
3 o$ _2 R7 l4 d& k6 P2 F2. 依您所说：“P+ diffusion電阻大概在1百多歐姆左右,而HR Poly電阻因為製程技術緣故,通常製程廠都是建議直接採用1K電阻作單位,依此大小作layout base,面積大概是P+ diffusion電阻的1/2左右”。
为什么对于相同阻值的电阻，HR Poly電阻的面积是P+ diffusion電阻的1/2左右？难道是HRPoly電阻的pitch比P+ diffusion電阻大很多？
' `/ s; U  y4 ?$ R6 E' h在我的印象中，这两种电阻的pitch值不会差很多的
! M. w7 l" P& }6 b+ v! z
3. 在使用P+ diffusion电阻随电压的变化比HR poly电阻随电压的变化要大的多，如何考虑+ diffusion电阻由于不同的substrate电压带来的误差？

另外，温度曲线开口向上还有另外一种原因：电路中OP的offset比较大。使得OP两个输入端的电位相等的假设不再成立。

semico_ljj

3。的说法不成立！还有更高的工艺采用非硅（矽）化的poly做的，方块值200∼300欧，HR poly 1K左右，P+ DIFFUSION 的做法在0。5秒以上才看的到！

semico_ljj

问题1：注入浓度不好控制，所以不好做的很精准！。。。。。。
) O/ ^' Z! d. v* H$ h2 g+ P问题2，不太理解！

tigermouth

我遇到過bandgap溫度曲綫開口朝上的情形，在將電阻類型更換后，開口變成向下。
' T+ s0 F! K# ]4 N也遇到過無論使用什麽類型的電阻，甚至理想電阻，開口都會朝上。
( t- \# b9 G1 n' @0 |所以溫度曲綫開口向上向下，最主要取決於BJT，然後是RES，最後是MOS。
% u) X7 D( e) X5 s5 T個人愚見，歡迎討論。

semico_ljj

"所以溫度曲綫開口向上向下，最主要取決於BJT，然後是RES，最後是MOS。"其实取决于RES的model，BJT的model基本差不多的！

donlion

诸位做的bandgap都需要用res的温度特性来补偿BJT的么？
, G$ G2 s2 ?& w  `2 S) Y) t这种结构应该没有教科书上，用等比例的电阻消除电阻本身的温度特性的结构好。

savage1394

其實從公式推導看，電阻的溫度系數是無關的，上下約掉了。我的經驗是，開口上下無所謂，用HR POLY開口向上，用P+ DIFF開口會向下。得出的基準電壓P+會高于HR POLY一點點，這都是電阻的溫度系數造成的。
5 V% K& w( J& m( t1 j3 ffoundry的手冊上，P+與HR POLY電阻的偏差都差不多，沒有說哪個小，哪個大的說法，所以從面積上講，用HR Poly電阻比較合算，只是由此產生的電流溫度系數會比較大，不適合做基準電流

donlion

关于开口的朝向问题，我也有simu过不同的结构，各种制程下，Vbe温度系数的绝对值是随温度升高而升高的，如果是在正温度系数�定的情况下，要得到零温度系数，自然需要在低温的情况下，vbg呈现正温度系数，开口就是向下的；如果是因为结构的原因或者电路本身没有调节好，而使得正温度系数随温度上升而上升，并且其斜率比负温度系数的斜率高，既上升快，这样的情况下要得到零温度系数，自然需要在低温的情况下，vbg呈现负温度系数，才能在需要的温度得到零温度系数，此时的开口就是朝上的。
; F$ g; M+ v# Z: `; `! @一般的教科书结构，得到�定的正温度系数，而且从理论上说，电阻的温度系数被完全抵消了，因此开口都是向下的。
( Q9 |' ?7 t: M* w6 O$ ]楼主的结构由于比较复杂，其本身制造的正温度系数随温度上升而上升，且其斜率比负温度系数的斜率高，得到开口向上的温度曲线完全是很正常的。

numberto

为什么要做这么复杂？ 电路很难读懂，主要疑惑是流入op输入端的两路BJT电流是多少？
) D2 C5 D5 P/ H  [2 l8 Q这路电流有左边的PTAT current提供，但到了右边分成3路， 分压电阻一路，M13一路，剩下的给BJT这边有多少？
这个拓扑你能推出VREF的理论值么？
关于BG Curve开口朝向问题， 一般来讲Vbg=Vt(lnN)*R2/R1+Vbe; 前项是正温度系数，后边是负温度系数，只要求出Vbg对温度的一阶导数就知道开口朝向了

qaz87511

什么要做这么复杂？ 电路很难读懂，主要疑惑是流入op输入端的两路BJT电流是多少？( V% `5 T; ]8 P& |& A$ V
2 L! k& o" b/ l" |, z. [这路电流有左边的PTAT current提供，但到了右边分成3路， 分压电阻一路，M13一路，剩下的给BJT这边有多少？
这个拓扑你能推出VREF的理论值么？  x* E  c5 Y  K0 E
) c3 U. i4 r( @( B' ~( \. ?7 J- n关于BG Curve开口朝向问题， 一般来讲Vbg=Vt(lnN)*R2/R1+Vbe; 前项是正温度系数，后边是负温度系数，只要求出Vbg对温度的一阶导数就知道开口朝向了