|
答案還是沒有太大的差別
如題, 我可以再補充多一點:
3 \* [4 f; U7 @/ ]$ g# M- q% u# d自己寫的話我還是建議: 1)長除法 (就是國小敎的那個除法數學) 2) Radix-4除法器
/ r. w/ L2 G0 [' h% R+ t
- i2 o& G. K3 ]1 w- ?" j( O5 g3 F在synsizable的code不可能故意寫很大的code等著用, 所以呢, 我這先提出二個方案
: c7 _4 G- @/ C1) S' V0 O7 W O' \( q
在verilog下有個東東叫'define5 a8 Y8 R' V0 R: r" d
在vhdl中有個東東叫constant的( K7 j4 X, y3 f, ]: M* F" [+ y
透過宣告來知道word legth
1 H+ P; I* m* t1 Y# j$ J一定可以的9 c* ]# Y9 s1 {% |" d' U' T
0 L! {' [+ O+ ?$ s5 j7 J
2)
L) I* X3 M- T% k( ^0 Q在使用這個自己寫的lib時用generic (vhdl)或parameter (verilog)傳入長度, 在code裡就可以判斷了
: {4 w# w" E9 e/ \0 t% }9 J( x! L( Y9 A7 k Q2 v8 ~
這時for跟while這些不常用的指令就很好用了, 而且一定可以合出真正的硬體的 |
評分
-
查看全部評分
|