2010 CIC比賽之後 想知道正確的電容畫法

lunarsama

3月24號的CIC比賽佈局圖沒做出來 原因就是電容不會畫=.=
8 E0 h- I" @) T7 F然後趕快去翻書番講義 好不容易搞出一個電容 跑LVS有跑出誤差蠻大電容值 重點是電容短路了 結果辛苦八小時泡湯了
- N* ?+ x2 U1 o( z: R' z所以想請教各位先進 正確的電容該如何畫
話說去年我還特別去CIC上課 老師還說:唉呀電容用叫的就好啦 幹嘛怎麼辛苦的畫......  今年卻考電容

7 D* O# m: H# j: `: v- j8 z我附上我最後的布局圖 請各位多指教

bernie820

當然可以當電容呀...
7 y5 I5 N+ O6 F; J( @. W在cadence上你也是要畫mos 等效的電容而不是叫出一顆平行板電容
否則lvs決對過不了!!(電腦是很笨的)
* o  L1 A" I, |. `3 l/ K不過基本上都是在數位積體電路上來"等效"一顆電容(類比也是可以啦)
' J3 k8 t) `8 j; n, M" `因為一顆電容就可以遠大於你所有邏輯電路的面積
不過我沒看到電路
4 b8 B5 G5 g/ m. Z! e0 l9 M所以沒辦法做結論判斷(是類比電路還是數位電路?^^a)
; `3 ?  r3 b0 \* [  }7 \) `. ?
& s- G! i' h8 n0 H* i若你用平行板的電容外圍要加保護環!!
9 H& ^/ F( j7 v8 J2 Y& L5 w( Z3 J- @3 G
我看了一下圖示那應該就是說用金屬層(M)兩層
金屬層四邊要去角避免電荷積聚
然後想像一下電容的樣子
7 [5 E) F5 ^3 Z+ L  Z$ W. |  d一定會有接點接出去
0 Y) L  E5 Q  o1 \( q  |所以或用via 或contact接出去
( _2 a5 `8 J* U但最大問題一定是w/l 要去算一下

. h5 F+ C# c# U# U你可以先試著畫電容然後lvs去跑值lvs會顯示你layout時的c值
' W* K# @! Z4 N1 u( e通常會有一些些些誤差!(很難完全準)

/ Y8 r, ?6 z4 g1 O" e4 }打的好累= =zzz
多去網路上看看吧~
1 t# D3 X& k0 h0 l* F製程文件也一定有教

motofatfat

電容有幾種 簡單來說 2P , 2M ,  2M+MIM , MOS 電容  其他

爬一下文 應該有相關資料

" B2 `3 \- |0 @7 s; [% \8 P面積 X 參數值 = 電容值  (參數值 通常design rule 有)

lunarsama

我看CIC給的講義是講2M+CTM
8 m( p2 p. \& X2 U& p, @% e/ ^* ^所以我就照講義上畫 DRC還說M5要離CTM 0.6u 所以畫成這樣
) f! q9 T/ ~# f6 g  C可是LVS卻說這電容短路..所以我不知道我少哪些東西
- p) b" p$ ]# }: g& }% i8 {這是RULE給的電容值算法
Ca = 1e-3         // F/M^2
. @; u/ H: R! X1 `Cf = 7.5e-11      // F/M
C = Ca * area(CMMC) + Cf * perimeter_inside(CMMC, SEC_LAST_MET_C)

6 [0 x- O$ Y  [+ N$ l論壇大部分有用的文章都有設定閱讀權限 我想看也看不到 所以直接發問比較快..

bernie820

請問你是大學部f組(可程式規劃@@?忘了)的吧!

2 `3 w# \5 ^: t% y9 H: l; T我大概有看過題目但我不是參賽者!

8 @4 Q* n+ W4 j* E; d3 E% T# C0 q電容不一定要用類比式的電容(也就是大大方方一顆的兩層金屬板)

! x: z: V- j7 }9 F5 P數位積體電路可以用mos來等效一顆電容

也就是將s和d極短路而g極連接出去

3 A% l# Q" t1 |- f8 F這樣一來就可利用中間的氧化層和mos的w/l 組成一個電容
7 H/ e$ W/ y: ~7 Z: f
7 K4 H9 k7 u3 m/ G* ww/l就是決定您氧化層那一段的面積也就是大約等效出您的電容值

不過您還是要實際去跑一下模擬!必竟不同材值會造成不同的結果!!

當然~mos也可以等效成電組^^

lunarsama

我是大學類全客戶設計組
看到樓上的回答 馬上遠端到學校LAY
- [  v1 L8 H( k& e: q- d畫好發現我Netlist要怎麼指那個MOS是電容
然後看一下LVS的RULE只有一行定義電容名字
c. MIM Capacitor :
; O6 u: s- \7 R- o5 d7 `  . Metal5 Mixed Mode MMC Capacitor (MIMCAPS_MM)
就沒了
7 V2 `; _: \! u% ?; A所以好像沒辦法把MOS當電容
順便附上我看講義上的電容畫法是否正確
! f, C$ x) \* N! i: @6 ^

lunarsama

# ^4 @/ T& A; ?! r; q! w$ r' ^清明連假的結束之時 終於把2010試題給完成了 總算對老師有交代了
星期天凌晨兩點LAY到一半 學校伺服器當掉畫面卡死 感覺叫我趕快睡覺
& f+ o7 E6 x: n4 r星期一下午伺服器重啟之後 第一次把電容無錯LAY好 只是電容值誤差蠻大的
索性做一個試算表好了 也比較好找電容值
做好電容之後發現該怎麼接到電路裡 就直接挖個洞拉出來接了 也不知道是不是正確的接法
反正DRC/LVS過就好啦
樓上大大有教用MOS當電容 雖然讓我豁然開朗 我還是不知道怎麼用
cadence該用甚麼零件當MOS電容 像laker裡MIM叫[MIMCAPS]來指定她是電容
& `9 u, w  D" q0 ~! ?MOS電容就不知道叫甚麼了  可以在詳細講解一下 讓我有個方向

! H' n( l) P/ `$ a- q+ ]1 s不會畫CIC的MIM電容可以參考看看吧 電容大小:8.1ff電容 沒辦法整數
% T/ i4 d' Q& s: L" H; K4 v) I
; ~& D1 @7 h0 C$ O4 p1 a最後佈局圖 只是覺得電容接出來感覺怪怪的 可以有人告訴我是否正確
' a: d+ w' B- u( u3 x" a
順便把CIC電容表貼出來吧 看有沒有要吧

bernie820

一起多研究吧^___^

不過看你得電路畫法
8 e4 ~" C* G+ b6 o- N$ z6 S
' [& `4 ]" ]' e) D# X/ D& I感覺像是數位電路

) ?6 V# V; V/ pp在上n在下
  x* R3 r4 {% ], s4 |
6 u2 G: U8 e( \( A6 }呵!

yuany

都说是电容啦。。那也得看上去像电容啊
画两个大的MOS管就好啦 fingers＝2
比你那样好看多了
3 I6 Q3 L2 q+ S: \$ n) G

lunarsama

我有去問碩士的學長
. P3 j3 D# v4 C2 ?/ ?. N& E他說今年CIC的design rule 只有MIM的電容規則裡
其他種類電容都沒在design rule裡面
: M" D* j# e' h) b& |所以其他方法都無法通過驗證

bernie820

嗯...Metal-Insulator-Metal喔
那就很有可能!!!
$ c0 M5 C+ h9 i% X. ~. R5 a
( b+ m$ n5 {) P' Y你說的design rule 過不了
4 p* p2 R9 H5 k% M7 N( k我想你是說在cadence 中是用MIM電容
  b4 a# O7 w- r7 z* a( \0 {但佈局卻是用MOS等效電容

3 y% [! Y8 r1 v這樣是一定沒辦法過的!!
: f; B' M$ P: `! D
3 Y# l5 ]# b4 C% w但是...如果在cadence中就用mos等效電容
那這樣還是可以過的!!

chriskomh

類比元件的電容好像很難畫....
, ]; |- r% A5 T  Q+ {( i那個老師說用叫的...是要怎麼叫阿...
  ?' l9 M) O) G2 ~! M該不會是叫一個NMOS或PMOS
: e& v9 |6 W) O2 K然後再把S端D端相接
在去算他的L、W、Cox?

egg

回復 3# lunarsama

5 g, ?/ H3 ~1 w
    請問您這次比賽所使用的process是...
1 _8 p' ~% n/ t如果可能的話可以寄LVS command file給我
' m4 @% x# J: ~4 m/ E$ L+ O我幫您看看是哪邊出問題