|
原帖由 hiyato 於 2008-4-24 09:30 PM 發表
4 B- l/ J: T8 ?9 I
0 C. \$ M) O1 T2 \恩~問到樓主我是甚麼學校?這個嘛!
* }! ], L% s6 F不是台成清交,也不是中字輩,更不是科字輩,
7 ]* M: [' p9 w% Y3 M* E+ I* D9 X小小的私立學校,就不方便透露了,- @# u1 V( F7 y
大家可以私底下交流。. h9 [7 Z- Z$ U, f* u# u& ]2 N7 ]6 l
畢竟還是在學習中。, A6 l8 }) m4 {9 V! _- i
PO上自己layout的一小部分,也請大家多指導,該如 ... 1 F- N% E) J' Z* L
; g! _8 d/ d3 ~, m" W1 s跟您說一下這樣畫的一些問題,希望能讓您進決賽時有幫助(去年我評分被扣的地方)
4 t6 X* k7 s& W8 \( V1.mos的等方向性...意思就是指如果mos都是放直的,全部的mos都要放直的,反之亦然,看您右上角的mos似手與其他mos的方向不一致4 H& x' q/ X- M, H* R7 [* y4 P- o
2.不管是畫被動元件或是主動元件,都記得要補dummy mos 以及圍guard ring 非常重要.../ C# ^. X& y+ }3 f
3.避免過長的走線,線跟線中間在規畫時,盡量能夠讓訊號線包在gnd 或是vdd之間
3 I# g, Z: }, Q/ B最後,版上有人有分享矽拓的layout 講義,那份講義蠻棒的,建議去找來看看5 B( Z1 Y! Z( a4 P, W
我今年也有比...不過沒交XD...所以沒有進+ c! t2 ?# i$ o& _7 g% C+ ^
分享一下我畫的rdelay
. n4 E& a3 s2 d6 M/ Z* C6 S空間沒有利用得很好,左右留白是想在畫top的時候可以補其他元件進來,或是補gnd...! C$ y7 S( e0 t* f" h
E* a4 u" q, I8 {' }
E( [6 F; Y6 E6 J
[ 本帖最後由 Shouwei 於 2008-5-2 02:38 AM 編輯 ] |
評分
-
查看全部評分
|