求助SDM的OP

xyzabc0930

小弟目前在做SDM
0 P; B& H9 N: W一開始本來就在做OP<單端輸出無緩衝>(就是二輸入一輸出的那種)
" j3 X' \/ d6 _, v; r" L
% i3 R" u3 j) N1 n4 n到後來才發現大家在做SDM的OP時,都是用完全差動摺式疊接或疊接式的放大器(我也不太懂這種跟單端輸出無緩衝的OP差在什麼地方)
2 g2 Y, C, n6 e8 Y3 N好像只差在自我補償,gain,良好的輸入共模範圍
那後來我打算重做修改的時
/ V; |0 ]' E9 T1 k# v* S- q& `
發現了Allen的CMOS類比電路設計(中文p338~p339)
表6.5-3跟範例6.5-3好像是不同的東西
2 e5 T! Y0 |; T' B& ]0 s% T4 r例如VSD VDS的算法就很怪
size的算法有的是*8有的卻*2
那我如果input sin wave是沒有含直流的成分的話,那變成我的最大輸入共模電壓和最小輸入共模電壓是否就是0了
4 J- f' w5 W7 E6 ^
- @% Y3 p, d1 o0 k9 \- H5 ePS:超多問題
5 V& R  W8 a( R1 I
而且圖6.5-7的VB加上去了之後怎麼跟當初圖6.5-1的浮動電壓VBIAS的做法是不同的

進而到後面如果要差動輸出的時(摺疊-串接式運算放大器),<圖7.3-5>
/ }' x; s  ]" c( K. a0 B" Q要如何把6.5-7的圖轉換到圖7.3-5,然後再轉換到圖7.3-7
做2級式的差動輸出摺疊-串接式運算放大器
% D' N) I/ b+ a, d8 z
1 J& A. Z1 e6 y6 ^' L在這轉換上真的不是很懂
& i! C" W% v; Y% r
) C3 ~( f$ w; N2 v7 b只是當務之急-連圖6.5-7的電路都design不出來~希望各位先進提供一些意見給小弟我
! O, E. K7 s2 ~9 C  K
那我也想找詢有人在做SDM是SC架構的人,可以一起討論的
謝謝

有的話就可以連絡一下
; |4 x# Q$ z* y8 ?, s7 u- Z! d+ i
非常感謝各位看完我的問題~希望各位給我一些意見
不吝分享