求助SDM的OP

xyzabc0930

小弟目前在做SDM
一開始本來就在做OP<單端輸出無緩衝>(就是二輸入一輸出的那種)
! a* ]/ P( w" ?0 z0 V6 }
, C2 h! W, O3 w' B# v到後來才發現大家在做SDM的OP時,都是用完全差動摺式疊接或疊接式的放大器(我也不太懂這種跟單端輸出無緩衝的OP差在什麼地方)
& q1 u& ~+ f  ]; ~" k" a6 q好像只差在自我補償,gain,良好的輸入共模範圍
3 a/ o$ g* P6 g那後來我打算重做修改的時

發現了Allen的CMOS類比電路設計(中文p338~p339)
表6.5-3跟範例6.5-3好像是不同的東西
例如VSD VDS的算法就很怪
6 J  n, ]% R  \/ b6 zsize的算法有的是*8有的卻*2
. {3 r' q) p& ?5 L. l/ P+ U6 T% U那我如果input sin wave是沒有含直流的成分的話,那變成我的最大輸入共模電壓和最小輸入共模電壓是否就是0了

& O( A* L0 _7 c/ |& l1 [2 BPS:超多問題
- C3 T2 h4 B' m7 f
而且圖6.5-7的VB加上去了之後怎麼跟當初圖6.5-1的浮動電壓VBIAS的做法是不同的

進而到後面如果要差動輸出的時(摺疊-串接式運算放大器),<圖7.3-5>
要如何把6.5-7的圖轉換到圖7.3-5,然後再轉換到圖7.3-7
& p- h; C" i/ N) J做2級式的差動輸出摺疊-串接式運算放大器
" U5 G! ]" t! t8 H. j0 ]
: N: N! z# U% M/ ~( p在這轉換上真的不是很懂

只是當務之急-連圖6.5-7的電路都design不出來~希望各位先進提供一些意見給小弟我
% \9 z9 m6 }" |: y) @3 Q
- A. t3 ]8 k, C, B那我也想找詢有人在做SDM是SC架構的人,可以一起討論的
" W* T9 o% P+ G2 ~* P' M) C( o謝謝
4 K$ Z7 c& P  Z6 H* u4 O: _
有的話就可以連絡一下

非常感謝各位看完我的問題~希望各位給我一些意見
不吝分享