Android對Star lP的最大衝擊？對台灣SoC設計產業的衝擊？

jiming

Android 未來會是各式處理器的戰場？

底下為雲科大教授暨工研院系統晶片中心顧問蘇慶隆博士的看法：

( Z+ ]/ t6 p. p% j  e  e

0 ~% u$ l# _0 E$ U, J
. m1 J$ K3 X0 c5 S" }: L! q[ 本帖最後由 jiming 於 2009-6-17 12:26 PM 編輯 ]

rsun49

回復 1# jiming
$ \. m2 r5 u& K9 }$ t/ y! n5 p
" R% H! ?3 c& g0 n! W& Snot much.  you still need to learn some IC design langs like verilog depends on your products.

atitizz

Android平台帶動嵌入式系統產業熱潮 EDA業者應以創新／整合／最佳化，協助客戶提升獲利

Google發布手機軟體平台"Android"系統，開放原始碼提供人們可以自行開發軟體，吸引各家手機業者紛紛加入Android陣營，據分析師指出Android平台系統已經超越蘋果(Apple)的iPhone Os系統，成為僅次於Symbian的全球第2大智慧型手機平台。因Android嵌入式系統火紅成長，掀起業界一股"嵌入式"話題熱潮。

9 M" x& U- S" A% b4 ~& p"嵌入式"應用種類繁多，依據英國電機工程師協會的定義，嵌入式系統為控制、監視或輔助設備、機器或甚至工廠運作的裝置。它是一種電腦軟體與硬體的綜合體，並且特別強調『量身定做』的原則，也就是基於某一種特殊用途，我們就會針對這項用途開發出截然不同的一項系統出來，也就是所謂的客制化(Customize)。產品諸如手機、PDA、GPS、Set-Top-Box或是嵌入式伺服器(embedded server)及精簡型終端設備(thin client)等皆可看到嵌入式的應用。
8 t  o3 V. f% D; R$ [5 h: G
其中，各種嵌入式應用主要訴求不外乎低功耗、高效能，以節省企業開發成本，然而甚至是最原始的前端製程都必須講求降低研發成本，因此EDA業者必須完全瞭解電子公司所面對的市場壓力，並幫助這些公司為客戶提供價值。消費者需求牽引著EDA技術發展的方向。例如，低功耗裝置與長壽命電池的需求，使得低功耗IC設計工具的數量與日俱增。

許多新進業者不但將硬體設計委外，而且越來越依賴半導體業者提供軟體協助，例如診斷、驅動程式、作業系統(OS)與middleware。實際上，他們需要的是application-ready平台，配備行動運算等特定應用所需的硬體與軟體。application-ready平台的完整性與適合度已經和擁有最新、最大、最具功耗效益的的晶片一樣重要。新進業者在這些平台上建立獨家應用軟體，使自己的產品與眾不同。

atitizz

有許多做法可以建立application-ready平台。傳統上，分散式開發作法首先開發硬體，然後添加OS與應用。在Apple iPhone等硬體定義的作法中，硬體與OS密切整合，但是應用軟體仍須符合硬體。在硬體獨立、應用導向的開發模型中 — 以開放來源Google Android OS為例 — 可建立硬體以滿足應用需求。

- [9 ^1 [1 y% [5 q, q0 r9 Z' H半導體業者過去30年來一直都在追趕摩爾定律(Moore’s Law) "IC上可放置的電晶體數量每兩年倍增"這取決於不斷地轉移到更低的製程，以提高效能和晶片面積的優勢。然而，由於開發成本不斷攀升，摩爾定律(Moore’s Law)碰到障礙了。分析公司Semico指出，未來32nm製程的系統晶片(SoC)開發成本將接近1億美元，其中大部分是SoC軟體開發成本。

若要獲利以及攤平這項1億美元投資，半導體公司必須交貨8,000萬個單元。考慮到Apple已經在2009年底交貨4,000多萬台iPhone，就可以知道8,000萬個單元是很龐大的目標。以前，半導體公司都理解每設計6到10個IC，只有1或2個能夠暢銷而產生營收以抵銷其他所有花費。在先進製程中，便無法奏效。每個半導體設計都很重要，而且必須能夠適用於更廣大的市場。只有1個開發計畫，不但賣不出去，更無法負荷公司成本。
  i9 w0 \9 ^5 G+ C! f: s4 g
, x( v. L) U9 \, g, r; Y$ r+ A2 l少數大型半導體公司將繼續遵循摩爾定律(Moore’s Law)，設計最快速、最複雜而且最小的IC。這些創新廠商都是設計建立者。雖然將在業界扮演關鍵的角色，但是這種公司只有極少數能夠生存。很明顯地，想達到少量的產出或運用比較不先進晶片製程的設計都有其成功的方法。消費者對於接受超乎想像的嶄新連線產品的需求已經成熟。如果電子設計僅僅掌握在只靠交貨8,000萬單元就可以賺錢的少數IC建立者手上，這些產品就不會被設計出來，消費者夢寐以求的多樣化絕對無法實現。

atitizz

因此創新廠商會將自己重新定位為整合者，在晶片、SoC和系統層級進行整合，大量使用外包設計的晶片與軟體IP，嘗試停留在成熟的製程，大量投資在嵌入式軟體開發。他們變成以應用為核心的平台業者，而非「晶片」業者。這些整合者必須達成艱難的獲利目標，要能夠快速整合，又不能犧牲品質或時程。
# Q9 L* |- V6 }+ ?
IC整合面臨和IC製造截然不同的挑戰。整合者必須能找出IP、加以評估，然後以前所未見的高效率方式網羅到手，同時必須運用必要的任何組態手段，將IP整合到自己的平台硬體中，並驗證和測試自己的平台與SoCs，因此整合者還必須整合與驗證嵌入式軟體。由於所有的消費性應用都涉及類比與數位迴路，整合者必須建立和驗證「混合訊號」平台。
  W% Y6 C0 t  _' t3 D  N! M
製造者與整合者終究還是關心成本，建立者大都關心晶片如何產生最佳效能、最低功耗與最小晶片尺寸；而整合者希望硬體「恰到好處」以滿足應用需求，而最重要的關切點是品質、成本與上市前置時間。IC製造者的首要考量就是生產力。隨著製程緊縮與複雜性成長，在IC設計中「生產力鴻溝」不斷地擴大，已經有許多論述。生產力鴻溝就是晶片產能與實際產量之間的差異 — 計畫與實際之間的差異。彌補生產力鴻溝還有待努力，而且是EDA業者應該持續克服的問題。高效率生產力管理為設計、驗證與設計實現帶來創新而且與眾不同的潛能。

在設計層面，轉移到更高水準的abstraction以及提高設計重複利用率，就可以提高生產力；在驗證層面，以metric-driven作法涵蓋模擬、formal驗證與硬體模擬，就可以提高生產力；在實體設計實現層面，EDA技術必須跟上先進製程中不斷成長的數位設計複雜度，並支援具備製造意識、混合式數位與類比協同設計。設計、驗證與設計實現必須密切整合，但設計團隊之間仍憑藉有限的回饋而執行這些工作。

atitizz

雖然EDA業者持續提高生產力，而整合者最終關心的還是獲利力。要使獲利鴻溝變小，公司就必須控制硬體/軟體開發成本，並降低封裝、製造與測試成本。除了掌控成本之外，整合者還必須提高利潤；這可以透過滿足緊迫的上市前置時間要求，以及在正確時間為正確的市場設計正確的產品，避免提供超過消費者購買意願的「多餘功能」，而得以實現。

$ Q2 y& U- ~$ k* vCadence益華電腦表示，EDA業者必須有效的幫助填補獲利鴻溝，而填補這個鴻溝牽涉到3個步驟：
7 p* ^7 R/ D' m, F. G
8 W% V- f% C5 \  X+ \3 n3 {‧ 創造：無論何時何地開發硬體或軟體IP — 外部或內部使用 — 創造時都必須以整合為念；必須配備正確的文件、充分驗證而且可配合應用的架構。
) P9 n6 t) y0 [# j" j
‧ 整合：設計團隊必須能夠快速整合IP到平台中。然後驗證整個SoC或平台，包括類比與數位區塊之間的界面，以及硬體和軟體。

‧ 最佳化：設計團隊必須能夠降低晶片與封包成本，同時確保品質、降低耗電並透過自動化以降低測試成本；他們必須減少後期階段重複設計的次數。
( h! J8 @0 w% ]8 K
3 A8 M9 h! @2 [7 ?: x) I# g) V6 X最後，還需要包括半導體設計公司、IP業者、服務業者、晶圓廠、EDA業者與封裝業的協作生態體系，搭配開放式、標準化解決方案的實現。如果沒有這種生態體系，電子業界將會崩毀為一群各自為政的公司。(文章由Cadence益華電腦提供)