DLL前模擬的jitter

cutebear2527123

各位高手好~~
( }% k: b; G- v) R0 G
我用Hspice要在前模擬做一個jitter小於10p的DLL
& a5 f0 k* [) v- A
這是我用來測jitter的語法
5 x$ r% N& S6 R% E.PARAM per='週期'         
% Z/ c) M8 h$ N( E* y3 T# j' Q! A.PARAM tim='開始時間'
.probe tran eyetime=par('.5*(sgn(TIME-tim)+abs(sgn(TIME-tim)))*(TIME-tim-per*int((TIME-tim)/per))')
, B! \4 ?, j6 f& R" Y$ M
整個DLL測出來的peak to peak jitter是25ps
* u! o5 d' Q* T5 ]- x  Q) F
( i- T) ^% w: O" Q) e6 ?( x我一直改Phase Detector、Charge Pump的特性但整個jitter都無法改善

/ o6 E; d* T8 U3 ~3 \後來我用上面的語法去測VCDL這個區塊的jitter，出來的值居然也到2Xps

+ @/ Y1 {8 @, t2 j7 {3 P; a也就是說在VCDL的控制電壓是定值的情況下還是有很大的jitter
7 q( S- c9 }  L5 k
7 s5 f+ U* @- X我想問這樣子VCDL可能是哪邊出問題呢?  還有我量jitter的方式有沒有錯?


$ G' ~4 \1 \" q; ~# g+ h: p, s% A
4 r# e: q* y! o1 A/ \- C如果還需要什麼資訊的話我會盡快補上的，謝謝大家>"<

finster

你DLL的操作範圍為多少?
9 T1 u% O* M1 {你每一級的delay cell的delay time又為多少?
. d; @; h( M: D/ N) H3 u你的DLL的delay cell共用了幾級?
$ I( Q$ N4 g4 \7 \* ?$ Q) H+ J! p有了這三個資訊之後,再去測試一下你的delay cell在可以工作的電壓範圍內相對應的delay time各為多少之後?
就可以稍微推斷出delay cell可以在多少的delay time下工作,亦即可以推算出jitter大概會落在那個區間

gaojun927

spice的语法不是很熟。不过如果按照你说的，给个固定控制电压vcdl也有很大的jitter，那就得考虑1.是不是测量语法有问题，这个可以通过手工在波形上测量对比一下。2.仿真精度有问题。这个可以考虑调整一下仿真精度。

p12345q1

http://www.chip123.com/forum.php ... 8&highlight=DLL