Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
樓主: st80069
打印 上一主題 下一主題

[問題求助] 請教有關調folding_cascode 放大器的訣竅

  [複製鏈接]
101#
發表於 2009-5-7 19:00:21 | 只看該作者

回復 7# 的帖子

對於opa的設計架構感覺遇到了頻頸,4 J( p8 x1 {* [1 z* L# G
希望大大分享的這篇可以爲我解答疑惑
102#
發表於 2009-5-7 19:22:59 | 只看該作者

回復 79# 的帖子

當input pair size 加大時有時候模擬上會見到 input pair的MOS變成CUTOFF
- h' G0 ~/ ]' C7 F! T; y: I% A9 @0 O1 G- l+ h3 I# ]9 J8 m- m7 Q這時可以將substrate改接至SOURCE端減少BODY EFFECT.+ ?& }. W3
( ^% U: I: ~1 b' X0 @: g8 T- \9 @
--------------------------------------------------------------
1 i. K7 j8 k8 ~, M4 Z* ~% z小弟有一個疑問,我們都知道製程越小各種效應的影響也隨之越來越大
; W& f  P( E1 C: ^. ?+ J5 k3 _如同樓上那位大大所說,為了要減小BODY EFFECT的影響我們可以將substrate改接至SOURCE端,- t0 e2 o0 J# N$ L% o- B
可是以LAYOUT的方面來看,ㄧ般來說我們以guard ring 接至電源端然後圍繞電路一圈以求電路受雜訊影響減小。
4 m% Q: m" s( S- U* H) L5 U8 e! M0 ?) q7 f# K, d+ J# F0 r% [
那麼當我們把bulk端接到source端之後,我們要以哪一種方法取代guard ring?
, Q) `6 |% U/ E1 E6 u( q" }9 O2 _還有就是任何一種電路架構的改變有好有壞,那麼我們把substrate接至SOURCE端又有什麼樣的壞處?
) p" y5 J1 b. ^/ s  v4 s
  l* J! N, p$ b- O8 S, E( P' U, }& M小弟實力不夠,希望各位板大爲我解惑。
6 V! c, j( {0 t  z/ V% f私心希望能提供相關PAPER或是資訊給我。+ y, s& \% S; d; L/ v+ Q
跪求感謝...)
103#
發表於 2009-5-8 17:01:47 | 只看該作者
看大家的讨论,颇有受益!
' K$ ~6 [4 H2 U' D; _: k0 L对学习设计的人来说,很有用! s' o/ Q& Q) d' p1 j9 T
谢谢大家!学习中
104#
發表於 2009-5-12 13:32:53 | 只看該作者
substrate接至SOURCE之後,guard ring要單獨圍起來,避免其他substrate的影響
( ~  t1 x! n$ O+ s* {0 d這種做法缺點是單顆MOS的面積變大了,在寸土寸金的chip中,很難容忍每顆MOS都這樣做
105#
發表於 2009-5-13 11:10:35 | 只看該作者
謝謝大家的討論和分享,學習了。下載paper來看看。。6 n2 u2 ~9 s; c+ N
看來65nm的到60dB還是挺有難度。
106#
發表於 2009-5-15 10:01:00 | 只看該作者

关于管子状态

老兄能把管子的状态都发上来看看么?因为各个管子的状态都看不太清楚,所以不好妄下结论了
107#
發表於 2009-5-20 01:59:33 | 只看該作者
你可以再加一級P load' x7 R: U* \  ]4 K8 `4 v9 @
gain 就會再上去一點
3 k; k* |( H! h1 ^; t0 y這個架構大概可以到70dB左右
4 r! k6 D4 w9 w2 d4 T可以翻razavi Op那章~; X, M6 p  i* S, Q- D  o2 {
裡面有完整的電路5 c* e2 X2 ~% z$ s5 o
感謝大大們的分享~~~~~~~~~~~~~~`
108#
發表於 2009-6-2 22:14:26 | 只看該作者

回復 7# 的帖子

新手 第一次来看这样的论坛,以前都是自己看书的 ,来学习一下 呵呵
109#
發表於 2009-6-5 11:23:21 | 只看該作者

回復 7# 的帖子

最近在工作上遇到需要設計OP的場合,才發現OP雖小,但是所需要考慮的地方還真不少。
7 v" ]: i1 z- E+ L感謝大大的無私分享,讓大家的設計技巧更上一層!!!
110#
發表於 2009-6-5 13:55:48 | 只看該作者
大部份都是在設定上會出問題,之前我也有自己調看看,但是都不理想,先看看大大分部之paper看看好了...0 x! r0 b1 ?  G) `) N5 N6 N" P* n
多謝大大分享~~~
111#
發表於 2009-6-7 22:21:52 | 只看該作者
有資料可以參考嗎?2 V6 [6 z% \5 ~/ k  D
感謝大大們的分享~~~~~~
# {' W$ Q& {& J
112#
發表於 2009-6-11 15:13:22 | 只看該作者

請教有關調folding_cascode 放大器的訣竅

請教有關調folding_cascode 放大器的訣竅請教有關調folding_cascode 放大器的訣竅

評分

參與人數 1Chipcoin -2 收起 理由
frank822 -2 no response,no comment

查看全部評分

113#
發表於 2009-7-21 10:17:51 | 只看該作者
最近也在研究OP怎麼設計, 不過還沒什麼概念, bias也不知道怎麼設, 希望看了前輩的paper對我有幫助, 謝謝!
114#
發表於 2009-7-21 11:12:49 | 只看該作者

回復 1# 的帖子

为什么看不到图,单看文字看着好累!
& ]$ u( J% A7 _( J+ l. r- P5 }) `
& f7 L" h9 e; F. S1 o: Z7 I[ 本帖最後由 semico_ljj 於 2009-7-21 11:28 AM 編輯 ]
115#
發表於 2009-7-24 14:51:17 | 只看該作者
thank you for sharing this material
116#
發表於 2009-7-26 14:47:29 | 只看該作者
各位大大~我的OP是two-stage的架構~而我去量測low voltage bandgap的PSRR出來的頻寬很低。, X3 k" d; I' N4 D5 x: Y- {
我想請問一下PSRR跟OP的GAIN是最主要的影響嗎?還有什麼也是影響的因素呢?4 T* t' c4 {- l; g) _7 W! C
來去看看大大給的PAPR...謝謝囉!
117#
發表於 2009-7-26 21:58:08 | 只看該作者
1. 看大家蠻踴躍在討論, 確實已發揮'社群'之功用.
2 M; u8 s- p) O5 k" G2 v6 E" B2. 我同意, analog ic design indeed needs some experience.
118#
發表於 2009-8-23 21:48:29 | 只看該作者
多看看PAPER是有益無害的- t/ i" K% Q1 s4 X% C( t4 A
尤其在做analog這一塊
119#
發表於 2009-8-27 01:00:23 | 只看該作者

請教有關調folding_cascode 放大器的訣竅

小弟目前正在練習設計folded cascode opa# F* |9 M6 k2 U& f$ X9 i9 g
這個討論串令我受益良多呀
120#
發表於 2009-8-27 19:22:47 | 只看該作者
fold-cascode的opa真的不容易設計的好
" p: {5 c, m4 F& r/ o) Z4 B來這裡跟各位前輩學習如何設計
: q2 }7 m) T& u$ U$ h% `謝謝大家的指教
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-6-2 09:13 AM , Processed in 0.159521 second(s), 20 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表