10 Chipcoin
有沒人有類似這個的疑問?; ~0 e/ Y& Y4 C/ x4 M2 n! V+ Y, @
Can someone tell what are the different EDA tools that exists?
8 _% Z) n+ a: r ) I: [% N) X2 W* H7 ?) r, R
本版這些主題(投票、討論)你都看過了嗎?
. K8 X) l4 G0 {8 S- O; Z: f! V/ E5 i! e
_! h$ l* T# U5 U* q EDA戰雲密佈!RD戰力分析? & P! V) f& R) Q0 i$ n3 O) U4 K! Z
實現65 nm設計需要購買哪些DFM工具?
, s" y6 L# O( G! u2 K, U DFT 使用工具調查 DFM 工具戰力分析 # o5 N2 s* m* y4 c/ ^6 Z
Cadence軟體工具介紹 Synopsys軟體工具簡介
# [$ Z1 J v# f5 A! | 預測2007年十大熱門EDA議題 ' Z, R3 u0 D" D6 H
6 m/ m0 Q5 p+ e- R EDA Innovation through Merger and Acquisitions , N4 K1 |( m" X; W# X
% I. _$ i1 x+ Q& T
! T7 b; x- }- X4 @5 [- g y) F+ v# J( m
但是這樣就算瞭解 EDA產業的現況與未來了嗎? 如果還沒有?
% j7 G2 Z( p" F3 N& O* F( r 也許參照 對本版討論有興趣者請進來交流 ,讓我們開始 從EDA的設計知識佈局起來(design & layout?) : ( g1 v) E/ e m* Z) T' T K
% J4 A, p# g; s' B: p! [; D
這個版是EDA愛好者、從業者的,請協助參與、跟貼討論:' `# ~% p! ?9 Q, Y. K$ p# R# r$ ?
9 |2 E' F P- x! v3 W3 h 1.知識主題:2007年的EDA相關技術知識、市場趨勢、設備應用...等,「該有的、有疑問的討論」有哪些?
+ x- q6 g5 `# _ 2.版主人選:版主你有無推薦人選?目前版上積極的、有能力的好像不少?有發過言、投過票請來毛遂自薦!多多益善?
, Z7 ~* D7 O. i ?( X1 X' B 3.激勵方案:也許... " ?4 \+ M/ @6 C
Leo :至於激勵方案, 我想至當然是需要的啦! 多些積分可以獲得一些"合作方案"上的優惠, 或是更進一步閱讀權限...可能都是不錯的想法...) m) f2 x8 a' z# n4 [& k
chip123 在沒有 APR 討論區 :
\. I- A5 f- u, j( k c6 `; {/ \. ? Intended to provoke thoughtful discussion, the goal is to increase vendor/customer collaboration leading to more productive industry practices.
0 ?% F. p* J& F- K. O3 A! G. I 5 E5 h2 y3 A9 L
chip123先至少拋兩塊大磚出來:1.EDA tools到底該怎麼分類?2.每項分類又有多少家vendors?
! j N1 ]! e4 Z) j 4 D# W4 X9 C, L
EDA 電子設計自動化 0 O( [$ H0 L1 l0 ]2 ^; R5 m# t& q5 i
Ø ESL設計與模擬design & simulation
9 _2 V# J) z7 b; b% U6 m Ø RTLsimulation * b3 z" Y1 P$ z' {$ {0 V2 ]
Ø 邏輯合成 Logic synthesis ( w$ M, Y3 g) m0 e0 i0 V) R
Ø IC 實現 (Implementation) 6 a7 Y; q5 K) R4 z
Ø 定製佈局和佈線 Custom layout 7 O5 r9 }% D0 L0 c3 J/ m
Ø 設計規則校驗 Design Rule check
( Z5 p- }+ L* }8 B' T+ ~( V Ø 解析度增強 (RET) 技術 ! ]1 \) Y I2 y* n, t1 ~* @+ Z
Ø PCB 版圖工具 layout tool + G. `# j* P$ e9 R: S4 m3 k* v
Ø FPGA 整合
' q1 p" t. J& T1 I' N 0 X" s5 @0 C& o( s* o1 |% G R
EDA Tools 的次分類 ' J" Z7 K" p- V- x3 k1 K
0 o- y/ n4 [* ]! d) V' }: t5 ~; z
RF Simulator ( Xpedion )
- ]6 C2 i; a! N* P; S0 H; K @0 b Transistor-Level Debug System ( Sandwork )
2 r- t$ [2 \$ N3 X Project & IP Management ( Synchronicity )
: z/ Z D. W+ ?# k& F$ m% W0 Q HDL Simulator and Designer Series ( Mentor ) & R& \1 F! [# c& m. N& o1 @% J1 d
Characterization ( Magma's Silicon Correlation Division ) $ B# P E) }4 n' B& p
PCB Layout & Signal Integrity ( Mentor )
/ j. g2 r& }5 {, R' t Physical Synthesis and Prototyping System ( Sierra Design ) " P, F8 s. k3 f) ~( A! W' @# n" D' ?
Automatic Constraints Generation ( FishTail )
; H4 N/ z% u$ Z0 X8 W Verification and Emulation ( EVE )
+ n( ^; c" {+ X% | Power Analysis ( Sequence ) $ m. ~; p7 }; m2 O' a
Integration of OrCAD & PADS PowerPCB ( Precience ) ) m5 V; m; Q, F' r
Component Obsolescence & Supplier Management ( Precience )
5 ?5 j; R) E: ~/ L# |5 a PCB CAM ( WISE Software )
7 y; ~$ Q3 ]5 ~) B ' X+ X+ n9 ?; i7 J% U, K9 Y, O
EDA環構服務
7 j2 G/ o \9 e0 ^( |2 ^ http://www.nspark.org.tw/nspark/EdaServiceAction.do : h; a! r, n0 r" [2 u6 Z
我來回答