10 Chipcoin
有沒人有類似這個的疑問?
% ^, r8 K1 \1 E8 b% @7 k% ~ Can someone tell what are the different EDA tools that exists?
% r6 j6 V2 I* n* Y1 y5 r! \, g 4 u( r: H" t2 U0 m$ m! w
本版這些主題(投票、討論)你都看過了嗎?
* x, z' z$ C# G5 P6 T- J; J `5 T% p6 S a) }1 b6 L% `
EDA戰雲密佈!RD戰力分析? " L: q. P3 g& b- v, f+ S
實現65 nm設計需要購買哪些DFM工具? # B$ s0 E2 T0 I) @% \ f
DFT 使用工具調查 DFM 工具戰力分析 % P$ _ g; a% C3 d6 s+ n3 J
Cadence軟體工具介紹 Synopsys軟體工具簡介
2 d" Y, q3 v& `6 s- O% z' t; U% M 預測2007年十大熱門EDA議題
+ e+ E% M% \# }) V" @) {* \ % i) G! E* Z: X8 O2 @; a4 O
EDA Innovation through Merger and Acquisitions . j1 ~" P/ t$ b7 @# D1 `4 ]
5 n; `% y9 ~. A$ J
6 n" _! |" j" p& |4 W
9 G, ]" c4 v3 p5 T( R 但是這樣就算瞭解 EDA產業的現況與未來了嗎? 如果還沒有?
) s7 X) b1 F1 j. J 也許參照 對本版討論有興趣者請進來交流 ,讓我們開始 從EDA的設計知識佈局起來(design & layout?) :
o: A" G. ^2 M% M$ U, W# Z 2 ]4 e7 T6 |" F# v* {
這個版是EDA愛好者、從業者的,請協助參與、跟貼討論:/ I5 p. K1 ^8 }, c
! Z; H3 O7 ~4 L/ W 1.知識主題:2007年的EDA相關技術知識、市場趨勢、設備應用...等,「該有的、有疑問的討論」有哪些?* Y6 m/ r$ q% _$ {8 U+ x4 g/ G5 G
2.版主人選:版主你有無推薦人選?目前版上積極的、有能力的好像不少?有發過言、投過票請來毛遂自薦!多多益善? 4 [" \5 q& S% z8 U" G! _3 s
3.激勵方案:也許...
. R( J; i1 w+ Q! u Leo :至於激勵方案, 我想至當然是需要的啦! 多些積分可以獲得一些"合作方案"上的優惠, 或是更進一步閱讀權限...可能都是不錯的想法...
% _& c9 `: C# o+ |: t" z5 z chip123 在沒有 APR 討論區 : , a4 @- i1 L, P3 e& v
Intended to provoke thoughtful discussion, the goal is to increase vendor/customer collaboration leading to more productive industry practices.
5 M2 A+ c4 }9 [, Z# s
* r& k* j3 M3 A" {- y4 j chip123先至少拋兩塊大磚出來:1.EDA tools到底該怎麼分類?2.每項分類又有多少家vendors? 5 W' O* s6 k) e# d# C
- ~3 f# s7 W1 i4 ~* _' ]) G
EDA 電子設計自動化
. n1 \( r5 |3 c$ u$ D0 Z Ø ESL設計與模擬design & simulation
! _* U* }: y6 r+ t0 x, a# g Ø RTLsimulation
6 ?* } S7 s. O1 a+ n Ø 邏輯合成 Logic synthesis
/ R- K3 C) [. E4 O9 _ Ø IC 實現 (Implementation)
6 `& ]* e( I5 e" ? Ø 定製佈局和佈線 Custom layout ' H8 @5 B+ L8 G1 N: p1 J
Ø 設計規則校驗 Design Rule check
7 f6 ~+ m4 f- g0 R, ^ Ø 解析度增強 (RET) 技術 # n$ a. B2 m9 |( Y+ h
Ø PCB 版圖工具 layout tool
+ F8 t8 F/ i5 q; H( H7 r( i4 s Ø FPGA 整合 : l& u6 N" {7 N$ ~. B. u
5 `5 C1 S+ R$ A EDA Tools 的次分類
' }$ z* V* N, s0 R$ F
" V; @2 w' [& z k RF Simulator ( Xpedion )
9 e/ [+ _7 {) y5 @! K Transistor-Level Debug System ( Sandwork ) , ]8 Q0 C$ P; f8 A! @
Project & IP Management ( Synchronicity )
0 C; Q. H3 A& G; D HDL Simulator and Designer Series ( Mentor )
) T1 f" P# }2 J& l Characterization ( Magma's Silicon Correlation Division ) 3 W5 u4 z. m$ M) P& {! K& T
PCB Layout & Signal Integrity ( Mentor )
+ U7 x8 G% H) @$ M' @# | Physical Synthesis and Prototyping System ( Sierra Design ) # Y }9 v) W" @2 f( u, w
Automatic Constraints Generation ( FishTail ) . k! z x0 b* N! ]( ]8 a
Verification and Emulation ( EVE )
% R2 n3 _# D- Y8 _; c Power Analysis ( Sequence ) 8 k) }: L/ B: Y' j L
Integration of OrCAD & PADS PowerPCB ( Precience )
! \1 O2 j# w! H# @. ^$ x Component Obsolescence & Supplier Management ( Precience )
( d# ]* ?7 q) R8 y: V4 }; ~5 O, a& L PCB CAM ( WISE Software )
3 `) {+ \0 V( C# w & }2 X0 g/ a& v2 _ y
EDA環構服務 1 A1 Q3 J7 K! T' R$ f
http://www.nspark.org.tw/nspark/EdaServiceAction.do
9 B! m& }2 l) O, I8 z( P
我來回答