|
回復 1# ynru12
1 H i- p# }% s9 m2 Y8 }$ I @ U5 z7 h
- I( s. E+ |' Z" X- A5 F 佈局工作就是要具備靠自己去完成的能力和觀念,從專案規劃、floor plan、執行佈局工作、whole chip routing & verify。如果有他人幫忙也要盡可能自己完成才會有真正的體驗。- W' F2 ?' |- ~1 E* E
承接案子有兩種,一種是完整專案晶片,你可以憑藉經驗和電路設計觀念去做好floor plan,再開始你的佈局。另外一種是承攬外包案,客戶會給予舊的參考檔案,也許會提供floor plan5 ^9 Z3 u8 X, c. W2 G
你只須做好佈局即可。$ \2 ~) ? U- E5 z
但是大多數的案子都需要進行佈局最佳化,以期獲得較小的佈局面積來降低成本,所以會將大部分的重要電路集中佈局,比較不重要的電路就會拆開找空間放。大部分Fully Layout會是如此。要知道電路如何拆解就需要了解電路設計,可惜大部分的Layout engineers 欠缺電路設計觀念,甚至對製程技術也非常陌生,因此只是按照過去或是別人的圖形參考與複製。當遇到不同電路和floor plan時就會漫無目標,並且想要用抄襲方式去進行佈局,如此就會需要了解哪些電路被切割移動到其他地方,這會讓你花非常多的時間在了解他人的佈局,因此進度嚴重落後降低工作效率,在時間壓力下,會覺得無力感。
8 d6 g- c. X( d1 C: X) t
3 Z6 \/ \; k, Z( ?7 ^! o這樣看來似乎是承接專業能力與經驗不足以解決的案子,這是成長的機會,可以藉由他人的協助,自修或是進修,建議找專案經驗豐富的人協助,並且瞭解佈局設計原理
! A! m, w, |' J) P切記!年資不等同於經驗,有些人做了很長的時間卻僅有個位數的專案經驗,有些人速度快,短短幾年就有幾十顆佈局專案經驗,佈局最不好的行為就是對著螢幕發呆,如果工作是沒有章法,那麼就會亂成一團。; `" c' E4 g9 s& b( ?
, y7 m# Y: Z" N. k
ADC是很簡單的電路元件,應該不需要10個工作日就可以完成,如果有空可以用原電路圖,進行不同條件的佈局,就可以累積更多經驗# G, O- H* v! d" Q! w! L6 Y
也請小心ADC有位元的問題,只要沒有處理好佈局,恐怕會有1~2位元無法正常動作。, F" Y2 \8 Y* H
& y/ ^1 X% L# S2 w' b; K. e) l簡老師 |
|