請問Xilinx CoolRunner-II Starter Kit 該用VHDL或Verilog ?

boltnut

小弟手上有個Xilinx CoolRunner-II Starter Kit (XC2C256), 想要做個
DE (Data Enable) 訊號分離成Hsync/Vsync 實驗,
請問 該用VHDL或Verilog來設計 ?

7 a* A: P' b# D  h+ g  Q, S2 z7 `我正在下載安裝 ISE Design suite 11.1,
不知會不會殺壬雞卻用牛刀?

tommywgt

隨便你用都行

boltnut

回復 2# tommywgt

! V# g+ G, w6 _- A
& B) n+ C; b5 E: U$ i5 @' K    我安裝Xilinx ISE 11.5 後,有
' d& z1 H2 J8 O+ n9 ?1) ISE 11.5
7 f3 H( X- v7 Q' T" O. y; ]& I2) iMACT 11
  \0 m$ C! o6 m2 L9 L0 T. N3) PlanAhead 11
4) ChipScope 11
0 q6 R" {+ l6 Y6 N  P; n
請問這些ToolChain 的工作流程為何?
有文件說明ToolChain的工作流程嗎?

tommywgt

1) ISE 11.5: Xilinx的整合開發環境
7 {3 P  i& z3 P+ ~$ |6 K' Q+ A' V2) iMACT 11: JTAG的燒錄環境
3) PlanAhead: place用的tool, 不建議初學者使用
4) ChipScope 11: 類似Logic Analyzer的工具, 很好用, 但是只能在FPGA中使用

建議你去找代理商的FAE要你所需要的資料

russell

Hi,
0 y; }! k: c; x9 m) `' {( [; x
6 I1 r2 F. X8 }! A0 P, E您需要的資料, 我寄到您Gmail囉! 請查收! ^^

sieg70

russel, 請問我可以向您索取這份資料嗎? thanks! 請寄到  s i e g 7 0  @ y a h o o . c o m . t w

pompom7788

感謝大大分享喔~~~~

3q~~~