有關於op組成之bandgap的line regulation問題

x8340082x

我是使用下圖這種架構組成bandgap
" s% C) ]4 B% w3 ~1 y# R4 V
# v  d1 q8 a# [2 D: {  Y* E下面這張圖是我跑出來的結果
$ i1 F# J+ ]" x# N6 L$ b
5 C! D9 z6 A; r7 V+ }! d$ V3 Q- A, f我的問題是有關於vdd vs vref的掃瞄在1v附近會有overshoot的情況
想請教各位前輩這種問題該怎麼解決 , 這問題卡了我很久
; F7 K' C+ m4 ?. \在架構圖上M3,M4的Drain電壓約在0.75V
( Z& ~  F' h: _6 h' EOP輸出電壓約0.98V
OP兩端的輸入電壓約0.1V
煩請指教!謝謝

jackrabbit

這個圖的意思是, 你的電路至少要到Vdd=1.3V才會正常工作!!
( j- X7 K/ ~. m你可以試跑一個transient, Vdd慢慢從 0V ramp起來, 看爬到幾伏時Vref 開始settle
, \9 B: O4 `  U事實上從你提供的資料, 假設OP out要工作在0.98
& B+ B( n0 ~% |6 K那至少要再加一個Vth才能讓上面那排PMOS mirror turn on, 以此可推算你所需的Vdd!
! j; f' D9 E& r# kgood luck!

x8340082x

再請教一個問題 , 我想試著調整opamp的輸出電壓卻一直降不下來
目前opamp結合上bandgap電路 , 也就是M3~M5的閘極電壓都維持在1v
0 r4 O  _' p2 u5 K# r想請教各位前輩有甚麼方法能把電壓拉下來?謝謝!!

x8340082x

小弟利用調整M3~M5的寬長比去改變Opamp的輸出端電壓
5 o6 Y5 H) Z/ y  L' @* k3 m目前的狀態是M3 和M4的Drain Voltage是0.76V , Opamp輸出端電壓為0.78V
/ p0 w+ l& l7 [8 ~  x/ ]Vdd對上Vref的特性曲線圖還是呈現如同我模擬跑出來的結果 , 照理來說應該是在
( F+ l' f3 z* m+ @: e, O1.1~1.2V就會啟動電流鏡 , 但是卻在1.3V接近1.4V時才正常工作 ,想請教各位前
輩這種問題改怎麼處理 , 謝謝!!

suewe

請問一下是用什麼制程在設計這個電路，
若MOS的Vt小不下來，這個bandgap是無法正常工作在1v附近的！

x8340082x

0.18um製程模擬這架構bandgap電路

suewe

我覺得0.18um的制程還是有機會work正常在vdd=1v.
/ a( k* b! v  i. l因為圖上並沒有show OP及start up線路，所以不確定原因是否卡在這兩者。
1 _; t5 Q) l7 T( D; Y3 l' q可以check一下！

x8340082x

這是我的Sp檔

不知道是不是我沒使用Start up電路之因素導致這問題的產生?

jackrabbit

sp檔裡面寫的start-up電路怪怪的
0 N& k% n5 X# X; F2 m6 m5 V& x& N( y可以畫個圖解釋一下為什麼要這樣接嗎?

x8340082x

抱歉~正確sp檔在如下:

, y* L, \9 a$ V% t之前那個sp我也忘了為啥會多那麼一個star-up電路 , 在這邊做個更正
0 {" l% ?/ E% y$ b抱歉!

jackrabbit

問題卡在你的VB=1.25V
- d5 s* D$ v2 S; H2 l5 t回去trace你的OP就知道了
5 ^4 f9 r" k1 P4 v1 E% S# C' V調低應該就可以提早動起來!!

henry1311

感謝大大分享
8 o+ s9 V5 s% ~% V  G4 x6 |5 Q最近剛好也需要用到這架構
  q8 i3 \* q# a感恩