請教一個LVS的問題

langrange

calibre做過LVS之後
0 U) T5 a& o, T顯示Error：Connectivity errors
, b- J6 S( c# w' P而後在DETAILED INSTANCE CONNECTIONS中有如下信息：
M0（4.600，2.200） MN（NMOS_5P0）                           XI0/MMN1 MN（NMOS_5P0）
. H- C! L0 t; O              g:5                                                                                   g:XI0/net17
                     s:5                                                                                   s:XI0/net17
, I; ]# U6 T: c( ]( @0 H+ u  F                     d:VSSA                                                                             **VSSA**
+ B  q7 a4 m4 @                     b:VSSA                                                                             **VSSA**
- v7 n# U7 A/ q+ x; h$ G. a                   **VSSA**                                                                          s:BIAS
                   **VSSA**                                                                          b:BIAS
4 p- |8 ^& \. p4 V! E% X開始我覺得是MOS管的pin連接錯了
: O# }+ |4 @8 R後來看了layout和source的netlist，裏面是這麼寫的
" S% C# p( y' @4 O4 ilayout中：M0 VSSA 5 5 VSSA
source中：MMN1 net17 net17 VSSA VSSA
在兩個netlist中，這兩個管子都和BIAS無關，但爲什麽上面會顯示MMN1的d和b接到了BIAS上？
  }" b- B7 B: ^我的錯誤在哪裡？請各位指點，多謝了。

o_alice

感覺M0的source 接錯了.
$ W- F9 N( \3 z- i8 e- `Netlist  中: drain  gate  source sub
  T6 O" A7 Z/ E5 ?' n                          Net17  net17 vssa   vssa
Drain 與gate 接一起
但是layout中把 gate 與 source  接在一起了.

langrange

問題已經找到了，還是自己太粗心，在symbol的連接中有跟線連錯了