|
雙組 LTC2185/LTC2195 和單一 LTC2165在125Msps時每通道只耗 185mW,並提供76.8dB訊號噪聲比( SNR)效能,以及於基頻提供 90dB 的SFDR。腳位相容的速度等級選擇包括 25Msps,40Msps,65Msps,80Msps和105Msps,每通道功耗約僅 1.5mW/Msps。此外,透過將裝置設於待機(20 mW)或關機(1mW)模式更可節省功耗。550MHz類比全功率頻寬和 0.07psRMS超低抖動,可透過卓越的雜訊效能進行 IF頻率的低取樣。
) w6 n- Y& A: l8 F& M0 v5 ~7 Y9 T3 X+ L @' @
新元件採用精小 QFN 封裝,使設計者可從彈性的介面選擇中獲益,以將針腳數縮減至最少,而能輕易的配置於 FPGA。此系列元件計畫於 2011年2月推出,並將即刻透過各地分公司提供展示板及樣品。單一 125Msps元件千顆量購計之單價為 $60.00美元起。: R4 f. a R5 o
& N; I n& A8 m9 {" i5 o% r
LTC2165/LTC2185/LTC2195特性摘要 9 U/ ?% Q. \ ?6 w1 d; o X
•- 16位元, 25Msps-125Msps ADC
; W7 o, O/ V" Y* T% T- J$ n4 a8 u•- 76.8dB SNR, 90dB SFDR
8 Q/ |- l, T1 n& n2 u0 Y, r -低功耗: 185mW/Ch (125Msps) ( k& A& O; g0 b9 o2 l7 |* r
-單一1.8V供應
8 ~8 v& E A. l" _6 d& W-彈性的數位介面 4 A( E4 n5 K t1 r# h6 |* k
o LTC2185/LTC2165: CMOS, DDR CMOS 或 DDR LVDS輸出 $ `+ s# A) ~' |9 u" w9 C: D; P$ [
o LTC2195: 串列 LVDS U0 r( D7 X, X6 c \ y
-可選式輸入範圍 : 1VP-P至2VP-P |
|