|
我是數學系畢業的, 於民國90年轉入IC設計,
7 u- |' o8 ?2 k' e9 `撰寫Verilog確實不難, 大約半年就可出師了,9 O8 K+ U$ E( F0 V1 H) F
又加上有FPGA可以驗證, 所以出錯的機率著實不高,/ |3 B* y; B) j% g3 l( g" l
但那只能說function work, 要達到量產, 還有一段距離,
* L S8 |, d$ Q, U以下是我經驗:! R. @/ b2 c) G& E
1. 現在的IC不可能是純數位, 所以會有analog circuit在IC中,6 f; h, t4 B6 p6 R
最難的就是analog與digital interface,6 ~0 `, p* x( K) W
常常就是analog simulation ok, digital用FPGA verification也ok,. B8 S% g6 C6 V. b( z
但實際開出IC卻有問題, 而且弄不清楚是analog還是digital.
$ t- c, z* b. t5 k5 D2. 現在IC cost-down很嚴重, 所以Verilog大家都會寫,8 ? G6 W4 W+ p$ A2 v. p0 V: N
但要怎麼把die size縮小, 那就是一門學問了./ \8 k# @" G: V
3. 測試又是另一個問題, 雖然有tool可以產生test-pattern,
6 w' B5 u2 Q* T3 c 但要怎麼把測試的覆蓋率提高, 又是個挑戰.' I8 Y! d$ g, |% u$ k n% z7 {5 _
4. 另外, 還有一個重要的課題...EMC,
' }; {/ p- n9 q) ~! v9 \9 X& O 這個就要有很多的經驗值了, 因為都是要IC出來後才知好壞.0 P7 j5 v( v# ^/ X
5. 最後, 雖然有tool能修改code降低power consumption,
# Q+ h' n- Y7 X1 h 但不注意對正常function有時會影響到, 所以需要一些經驗值.- p2 U; }" }& j
以上就是我的看法, 給大家參考. |
|