同樣的ESD設計，爲什麽差別這麼大

cltong

使用的是0.5u的硅柵工藝，輸入使用的是200/0.6的 PMOS與NMOS做的保護，輸入使用的200/0.6的PMOS,NMOS做buffer.
3 J- \+ R# x2 d! \4 t$ V- }ESD測試結果差別很大，請教是什麽原因，下面圖是測試結果,PAD圖與輸入輸出buffer。
: R8 S  O/ O! c
Esd test summary:

ESD TEST
) F  c& J: v, m. c8 B7 }
0 R7 i9 Z& H/ v6 `% b, N4 L) \
7 ^2 |" v* s7 m( w8 S+ LPAD
+ j  V$ m5 i6 N/ S' }% F

cltong

回復 1# cltong
, c) R( n5 z2 K
整體佈局
0 p$ p5 }1 d& O6 d' `- K2 Y
pad    layout
# ]9 ]* E1 h! A  B* i. Gvdd&pin 28-38,1  esd protection
$ g0 I' A& c- }# ]) w6 h* p
pad 39 40 esd  protection
$ K% v: ^: B4 Q4 W4 V
" A; `) N, n( O. s8 V  t/ q1 C: Wgnd &pad7-14 esd  protection

cthsu1

ESD test 結果圖太小看不清楚。請問你是不是輸入端全部 pass 而輸出端會 fail？可以提供 VDD-to-GND 的 ESD 保護電路嗎？

cltong

回復 3# cthsu1

: p2 Z% Y! [: |" b8 @2 R
! V" D7 [; }5 d  u% m8 h$ i    ESD test 結果圖太小看不清楚。請問你是不是輸入端全部 pass 而輸出端會 fail？可以提供 VDD-to-GND 的 ESD 保護電路嗎？


6 j. ~7 U: a. U( |, g$ a輸入端基本上都 pass，而輸出端差別就大了，有兩個輸出端口1000v都沒有過，（IO TO GND +)， 線路中沒有做VDD-TO-GND的ESD 保護，只有有個NMOS放在GND旁邊。

jian1712

回復 4# cltong
5 W8 v+ U; l  L! t可否把你esd保护架构做个图片发出来看看，不知道你使用的是什么工艺，在0.5u的工艺中，输入端的esd做起来比较容易pass，但是对于输出端，如果采用和输入端相同的保护结构，pass是幸运，不pass才是正常。因为输入端直接连接到gate端，通常Bvgs的耐压会高于Bvds 1~2v,我们用Bvds去保护Bvgs，所以能够很好的保护。但是对于输出端，esd发生时，同时看到两个drain端（一个是esd的，一个是输出mos的drain）,那么esd性能决定于最弱的那个drain

cltong

回復 5# jian1712


   

jian1712

回復 6# cltong
我的意思是你的输出pad直接连到esd器件，别的还连了哪些器件

cltong

回復 7# jian1712


    是的，输出BUF直接代替保护。这样有问题吗？

jian1712

按理来说，你直接把esd做输出buffer，esd应该很强悍啊，看来layout时可能有些地方没有注意吧

jian1712

用的哪家的工艺啊，csmc/tsmc/hhnec/vis? 0.5u 5v esd还是比较好做的

cltong

csmc的工艺，无锡上华。输出BUF的size 与输入的保护尺寸是一样的。

jian1712

输出buffer的layout和输入结构的layout是一样的么，我看到你的10~14,27,39,40的esd都不咋地，这些pin都是output吧，除了27是vdd

cltong

7 S* k0 V( c5 ^5 b* R* I+ ^) y* s
9 c/ U" S  m2 r% _& g回復 12# jian1712


    是的，27-38是输入，其他的都是输出，输出的ESD怎么做才会好些？难道除了BUF还要加保护。

- ]4 O! H, t6 m
  输出BUF 与输入的架构是一样的。除了栅接的位置不一样。输出栅接的上一级输出，而输入的栅是固定的。

jian1712

输出esd防护的防护的esd方案有很多，但是加了esd防护也未必凑效。把失效的样品打开看看里面的情况吧，通过emmi或者lc定位失效的位置，然后再找出合理的解决方案。不过在打开前，可以根据layout和esd测试结果猜一猜，然后再去做FA。CSMC 0.5u ESD还是不错的。给你发了站内短消息

cltong

回復 14# jian1712
/ i+ @1 H3 F; ]2 R# n+ O( {  n
/ O: c1 D! a' p+ [! ^$ R
& U: r* A6 H9 g: {0 c   
% Q$ v4 O3 d2 A5 e3 J. ?4 K
  PAD layout & display file& technology file

spsun

請問PCB design上 ESD保護原理

cltong

回復 16# spsun
0 i2 e& ~! f  B0 |
1 ], f" l  `( k0 d/ B2 _
. z5 [8 q- Q6 _7 y$ P2 Y! m    PCB上没有特殊处理

klim

對於input port,
6 `. ^# p  c9 K+ A* Y# Y# w若PAD沒串電阻, 就直接到gate,
: l. H0 t  r3 I這是相當容易造成gate端燒燬,
7 x' V# r+ T3 Z. F* {0 h給您做參考.

glacialwang

不過以5V的gate 應該不是那麼容易被燒壞的 device 導通的特性的量過嗎

ONLYFLYSKY

最近LAYOUT在畫ESD，電阻是一定要加的，輸出是否每個都要加，請考慮好，
而輸入是一定要加電阻的，且加到二極體後面，
$ G: ?3 S* s: J" p) w$ E) j如訊號一開始進來先看到電阻，是會先死在電阻的，