LDO振蕩

kevinlin1

請問，設計了兩個LDO，LDO1的輸出接到LDO2的電源，然後LDO2接片外1uF電容輸出。仿真的時候發現電路出現振蕩，不知道是怎么回事的？

2 T% t* S0 W2 V9 ?4 R( N

yeutay

LDO1的輸出也已經振蕩了。

kevinlin1

是呀。LDO1有一个高频振荡。

sjhor

若是IC設計，不建議這種兩階式的LDO，因為困難度高。
且沒有什麼好處。
# @( T8 Y2 }" r
若一定必須如此，你就需要看每一級的LDO的phase & gain margin.  都必須是在穩定的狀態下。最好Phase margin都要有60度。同時也要simulation這兩極LDO串在一起的時候的Phase & gain margin.

PSRR部分也必須take care

kevinlin1

谢谢
) H& l) X* N7 ^- Q' h
难度确实加大了很多

feifei2546

深有体会，本人现在设计的就是这种结构的，输入时超高压，输出5v，没办法啊，只有这样的结构合适。难度挺大

qy79

很难做啊!!!!!!!!!!!!!!!!!!!!!!!!!!!!!

flywb

感觉第一级LDO的相位裕度不好保证吧，输出无大电容

hohomonkey

模擬時候要看迴路増益 確定LOOP GAIN 是OK的

. J" V2 V3 @; K* X: C6 V然後還要掛上第二級的阻抗 因為輸出及的POLE會嚴重影響你的PM 所以一定要確定重載跟輕載都可以穩定