|
雙組 LTC2185/LTC2195 和單一 LTC2165在125Msps時每通道只耗 185mW,並提供76.8dB訊號噪聲比( SNR)效能,以及於基頻提供 90dB 的SFDR。腳位相容的速度等級選擇包括 25Msps,40Msps,65Msps,80Msps和105Msps,每通道功耗約僅 1.5mW/Msps。此外,透過將裝置設於待機(20 mW)或關機(1mW)模式更可節省功耗。550MHz類比全功率頻寬和 0.07psRMS超低抖動,可透過卓越的雜訊效能進行 IF頻率的低取樣。
' `$ p& U; a, m! Z% \( g }
1 B5 D/ R6 N. s+ H; l1 _# ?: ~' |新元件採用精小 QFN 封裝,使設計者可從彈性的介面選擇中獲益,以將針腳數縮減至最少,而能輕易的配置於 FPGA。此系列元件計畫於 2011年2月推出,並將即刻透過各地分公司提供展示板及樣品。單一 125Msps元件千顆量購計之單價為 $60.00美元起。* d" t9 h' w9 Y7 v! G
6 V4 j" W, h/ R8 A& F3 _, y- S2 B
LTC2165/LTC2185/LTC2195特性摘要
7 f9 A" y$ `: y+ S) Y: D, E8 D•- 16位元, 25Msps-125Msps ADC" r' I2 ~% F1 k2 X2 _" U
•- 76.8dB SNR, 90dB SFDR/ i$ `+ J. U. G4 J! K
-低功耗: 185mW/Ch (125Msps)
" b7 x2 W- N# Q3 X-單一1.8V供應/ ]* B7 m( S1 r: c8 E; a
-彈性的數位介面 % q. I8 K1 _8 N
o LTC2185/LTC2165: CMOS, DDR CMOS 或 DDR LVDS輸出
$ r, ` F* w9 _( Ao LTC2195: 串列 LVDS
' F. n, }6 e7 u7 w-可選式輸入範圍 : 1VP-P至2VP-P |
|