|
|
回復 #17 happpyend 的帖子
 # I' h3 T6 C+ z4 y) x l6 q, @
(1)
. t$ Q' B/ u" Y+ g2 jERROR: Error in board description file (step device/TAP)
+ k9 f5 p9 p- K2 [" B, ^
^( J5 R, x p指你的board file .brd寫錯了, 無法對映到硬體實際JTAG scan chain架構- X/ p K+ m% G
% r% V" o; Q) }* |, M: M! }( x. ^(2)1 S8 e2 I& R$ i' U
利用procards utility燒image到JATG與memory mapping無關
5 e! E# b1 I- \
$ g( j2 a: d$ Z. Z& W" y o1 v. o(3)
F* P! _1 k0 t7 c4.3 Configuring the FPGA from flash的資料是利用switch S2來決定兩件事! ~. l0 M8 {/ C0 i
a. boot時FPGA從PROM中load那一塊image0 C- _+ u E! g3 ^
b. FPGA在memory中的address配置' l4 D8 |' t* l1 E
! q) G% ^4 B3 S(4)
9 ?% `( p$ q% Y& t5 Z1 x4 aStep3TAP = 後面填的是這個scan chain中, 現在所看的device所對應的TAP controller編號
5 ~% W4 L1 z6 Q4 DProcards utility的pdf多kk就懂了
: Z/ g* [2 T; q3 R6 s4 w, e( k! H& w/ H2 ~0 T! S! W
(5) FPGA start clock設定是利用ISE在implement出FPGA image的一項設定, default是cclk
* a4 c$ }4 \) \當你產生的image是要直接寫進FPGA中的configuration sram中的話, 設為JTAG, 因為現在是透過multi-ice/realview-ice的JTAG clock作為寫入動作的clock參考.( @* W$ ~. S0 L2 z5 P
當你產生的image是先寫到PROM中, 在開機時才由FPGA去PROM中抓時, 設為CCLK, 因為這時從PROM3 X& l9 ?5 a; C
中抓, 不論是Master serial或Slave serial機制, 都會用系統中的clock作寫入的依據
N. M' {2 [+ A, a* u: Z% m
3 z+ D1 b) {. E6 D(6)
8 @/ c' d$ [1 V你的癥結點在於brd file寫錯了, 另外, 有些基本功看來欠缺的有點嚴重, 建議你基本功先練好.; ^3 x9 M6 J) n. m4 p
. R+ J# W& K# D3 ] s$ Tboard file的寫法去找有到cic上過MP-SoC Prototyping and Verification的同學借講義看, 裡面有寫到 |
評分
-
查看全部評分
|
IP卡
狗仔卡
發表於 2007-5-22 14:39:37
顯身卡
樓主
發表於 2007-5-22 19:05:00
