利用 MATLAB 和 MATLAB Coder 設計和驗證訊號處理和通訊系統

amatom

* G! C2 U. C) P7 g8 x
/ z" q  U5 D  p+ T6 ZDesigning and Verifying Signal Processing and Communication Systems: MATLAB and MATLAB Coder
: T9 g  q$ W0 Y- L, d5 ?Frank Liu, Communications and Semiconductor Industry Marketing, MathWorks Inc.

0 m0 }7 a& C9 E3 t# N- EModeling Dynamic Systems
3 n: h$ o8 Q* q2 H! z( r3 O& MDynamic Systems
•Algorithms with input and internal states that change over time
7 a2 @6 p) b' L/ a- W; p•Typically require more than “y equals function of x” computation Stages of operation (tasks) in a dynamic systems
•Initialization (start-up)
•In-loop processing (repetitive output computations)
5 M1 s: w/ s- @! _•Reset (periodically)
# B! p" n+ }. D2 A, v0 O, z- b•Termination (clean-up)
3 U; t0 w; s/ \. q% X Is there a capability in MATLAB that
6 V' F4 I) o2 V- F! [1 G•Naturally defines and encapsulates all these tasks?
•Provisions and handle “states” and “properties” of a systems?



$ c# P% s8 _4 U2 \! ^+ s0 w# |  n4 q

遊客，如果您要查看本帖隱藏內容請回復

tk02561

MathWorks○R發布可直接從MATLAB○R產生HDL程式碼之新產品功能
-HDL Coder™新產品支援MATLAB○R及Simulink○R的HDL程式碼產生及驗證

! X) M4 L  x7 `3 P- {
NATICK, Mass. – Mar 2, 2012  MathWorks○R公司今天發布其旗下產品-硬體描述語言轉碼器(HDL Coder™)之產品新功能- H，它可自動從MATLAB產生HDL程式碼，允許工程師從廣泛使用的MATLAB中直接實現他們的FPGA和ASIC設計。 MathWorks公司同時也一併發表了相關的新改版產品-硬體描述語言驗證工具(HDL Verifier™)，本產品支援Altera FPGA硬體迴圈驗證(hardware-in-the-loop)功能，可進行FPGA和ASIC設計的測式及驗證。有了這兩個產品，從此不論是以MATLAB或Simulink進行設計皆可支援 HDL程式碼的產生和驗證。

tk02561

硬體描述語言轉碼器(HDL Coder):HDL工作流程Advisor提供使用者客製化及最佳化HDL程式碼的選項，且可從MATLAB中直接轉碼成FPGA程式

9 }. g% E9 l: |' B9 C1 rMathWorks公司嵌入式應用和認證管理經理Tom Erkkinen表示，“目前全世界各地的工程師都使用MATLAB和Simulink來設計系統和開發演算法，現在有了HDL Coder和HDL Verifier，他們不再需要手動編寫HDL程式碼，或者是自行開發FPGA和ASIC設計的試驗設計(test bench)。”
. _& {* v+ w1 J0 e
1 k" `% i4 s/ _; u. d$ U& kHDL Coder可直接從MATLAB函數和Simulink的模型產生可攜的、與VHDL和Verilog程式碼統整的程式碼，直接用於FPGA的編碼或進行ASIC的原型化及設計。因此，工程團隊透過本產品現在可以立即識別出最佳的演算法以進行硬體實現。

Simulink模型和所產生的HDL程式碼之間的可追溯性，還支援更高精確(high-integrity)設計應用的發展，如採用DO-254標準和其他標準等設計。

tk02561

“HDL Coder提供了可與Xilinx ISE設計套件的整合，只需單一按鈕，這使得由MathWorks產品進行演算法開發，然後至Xilinx FPGA進行實現的工作流程變成很容易”，賽靈思(Xilinx)全球行銷及業務發展資深副總Vin Ratford對此表示，“這種整合還提供了廣泛的客戶交流，他們使用Xilinx來優化IP，並使用MathWorks的HDL Coder進一步加速其生產力。”

HDL Verifier則支援Altera FPGA硬體迴圈(hardware-in-the-loop)及Xilinx FPGA板的驗證功能，HDL Verifier提供了協同模擬(co-simulation)的介面，將MATLAB和Simulink與Cadence公司的Incisive、Mentor Graphics公司的ModelSim以及Questa HDL模擬器鏈接起來。有了這些功能，工程師可以迅速驗證他們的HDL實現結果，是否與原先在MATLAB開發的演算法及Simulink的系統規格相符合。
, q5 n2 J" j: t0 d; `9 K4 M
“由於採用FPGA設計的趨勢繼續成長，整個行業、工程師都需要一種方法將從系統模型驗證到FPGA設計的差距縮小”，Altera產品和企業行銷副總裁Vince Hu也表示，“HDL Verifier可以連接系統模型到FPGA設計驗證，這使得工程師能夠使用Altera 的FPGA和Simulink來執行FPGA硬體迴圈驗證。這個工作流程，縮短了驗證週期，並能幫助工程師獲得更大的信心，因而在他們的矽谷實現夢想。”