Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
樓主: mister_liu
打印 上一主題 下一主題

[好康相報] Riding the Process Curve at 28nm and Beyond

[複製鏈接]
41#
發表於 2012-11-14 14:49:46 | 只看該作者
新一代All Programmable FPGA元件. [3 c- J: r" X/ B. d" A0 o9 j8 l

5 C: v* p# a1 D) Q# b' A相較於賽靈思目前的FPGA元件,20奈米的8系列 All Programmable FPGA元件將提供2倍的效能、但功耗只有一半,並擁有1.5倍至2倍的整合度。這些元件的應用有高成長率的潛力,其中包括有Nx100有線網路、LTE A無線網路之無線L1基頻協同運算,以及新一代的系統加速和連結功能。主要的先進功能如下:
8 t$ a  N. U& @' P5 Y1 l* I* u
; V$ {: [& p8 ~0 v  D" f; y" f& i·         架構的多項提升設計可讓資源使用率高達90%以上,而針對佈線繞度(routability)作最佳化的演算法可讓完成設計的時間加速4倍。
- F/ R. ^& _3 K$ _' D1 t2 A3 h·         針對系統作最佳化的高速接收器擁有無與倫比的第二代適應性等化功能、低抖動和最低功耗的特色$ p( N  b" I) O: s" e" `1 U
·         擁有2倍記憶體頻寬,並大幅提升了數位訊號處理功能和晶片內建記憶體功能 7 j, i- ?) a* ?$ w  [
6 W3 L  x$ b7 X/ w% v$ Y% a. r4 e
第二代All Programmable 3D IC元件- ], N  ~4 b; [% U
. {0 W  ~( n( [8 V  m
賽靈思的第二代3D IC元件將有同質和異質的配置,而Nx100G/400G智慧網路、機櫃頂式(top-of-rack)資料中心交換器和最高整合度的ASIC原型設計等都是高成長的應用。主要的先進功能如下:0 X" @5 N7 c/ `1 k" U% b

+ v* \4 ?8 G5 F  Z0 v1 m- Q·         二層級3D導線連結,採用業界標準介面和高出5倍的die-to-die頻寬: n3 c4 |5 W  l2 E7 X& b8 M
·         1.5倍至2倍的邏輯功能、4倍接收器頻寬和整合式寬記憶體,加上Interlaken的連結、流量管理功能和封包處理IP
% P  C7 b/ |/ W* {3 w: f1 }6 F+ n·         藉由將加強式的高擴充能力演算法、intra-die和inter-die 繞線容量變化和自動完成設計的功能與設計工具進行協同最佳化,達到2倍的整合度
42#
發表於 2012-11-14 14:49:53 | 只看該作者
第二代All Programmable SoC元件
4 h) g6 T5 T# w3 X3 p, o
2 J  p5 g% r6 B整合了異質運算核心和FPGA架構的賽靈思20奈米All Programmable SoC元件,可加速主要運算功能。高成長的應用包括異質無線網路無線電、基頻加速功能和backhaul、資料中心安全裝置,以及車用、工業、科學、醫療、航太和國防應用的嵌入式視覺功能。主要的先進功能如下:
: o3 N* T4 h- ]: y0 f8 w9 t$ `8 _; m, @8 n6 j* N6 Q! x. U
·         提升運算系統和FPGA架構之間的頻寬,加速主要運算功能$ {, q; |7 `4 [" K# l! p
·         新一代I/O、接收器和DDR記憶體橋接功能
1 F# p/ U* N0 g+ t( k0 F5 c3 g·         新一代模塊層級(block-level)功耗最佳化功能和先進的SoC級功耗管理* A( }% {* u6 D
·         新一代安全強化功能,以稍早前在ARM® TechCon® 2012大會宣佈的強化功能為基礎 7 f9 G  l2 ]  a9 ^& u4 V- Y

$ s2 J4 `, D9 n( t與Vivado設計套件的協同最佳化
9 n* s& E$ G8 w( C  @) O: r" p% y$ K$ I
與賽靈思具突破性28奈米7系列FPGA產品一起上市的Vivado設計套件,現在也進一步針對20奈米產品系列進行協同最佳化,讓系統設計人員能達成以下效果:
; c: l' T# X/ B( z1 ]7 w% m8 `% H, N5 W( P# K7 o$ }
·         提升20% LUT使用率、效能提升高達3個速度等級,以及省電功能提升35%) I% i$ ]. t6 Y/ m
·         由於加快了層級功能的規畫和分析型布局與佈線引擎,加上針對快速遞增式ECO (工程變更命令)的支援,可提升4倍設計生產力
9 u8 M% k# K+ `7 A* G6 `·         當運用C語言的設計流程,並透過Vivado設計套件IP整合器和封包器讓IP核心重覆使用,將整合時加快4到5倍的同時,驗證的執行時間則可加快100倍以上。 , {, ?. N6 ]$ W8 ?7 Z

, B- x. \2 R4 G未來賽靈思將推出全新系列元件,並陸續公佈更多新系列元件的詳情。賽靈思已著手與策略客戶投入20奈米FPGA元件,並讓客戶有限度參與產品定義與相關文件。
43#
發表於 2013-1-31 17:48:17 | 只看該作者
賽靈思憑藉多項20奈米第一 持續領先一個世代
$ Y5 Q- I" j4 @9 P. m4 x8 r推出設計工具第一、產品試產第一、已獲10家顧客支持, k% B4 N# a/ {3 d1 p

, D/ n- \" B- y* _/ q' j: [  All Programmable FPGA、SoC和3D IC的全球領導廠商美商賽靈思(Xilinx, Inc.;NASDAQ:XLNX) 今日宣布在開發與推出其最新一代20奈米All Programmable元件方面創下三項重大里程碑。20奈米系列元件延續賽靈思在28奈米累積的眾多突破性成就,使其系統效能、低功耗及可編程系統整合度均超前業界一個世代。20奈米系列元件將廣泛支援新一代的系統,並提供最具競爭力的可編程替代方案,取代各種ASIC與ASSP。 ; F4 a; V, O* A, U% L3 v1 z

* P: t; y# L$ K% A5 y  賽靈思公司可編程平台事業群資深副總裁Victor Peng表示:「賽靈思之前挹注所有籌碼在28奈米世代超前業界一個世代,如今在20奈米製程上持續領先業界一個世代的優勢。我們採取積極的經營策略,致力於儘快將我們新一代的設計工具與元件交到客戶手上。」
0 [. e; A- l" w4 q2 [) I5 [) l. x0 Z+ ^5 j
率先推出20奈米設計工具 4 s1 a% |3 t$ b% t& i
  Xilinx Vivado™ 設計套件是首款針對可編程元件打造的SoC設計套件,將支援2013年3月推出的首批20奈米元件。這款設計套件將進一步加快20奈米元件之整合,並可將建置時程縮短4倍,另外還能減少50%功耗,效能也提升3個等級。 " N- ~6 y6 y: a1 @9 w
7 N3 c2 w8 ?3 u
20奈米產品率先投片
9 L+ J+ B/ ]$ m7 y# L6 B5 b  在2013年第2季,賽靈思將率先試產20奈米產品,採用台積公司的20SoC製程。賽靈思準備在今年向多家策略合作的客戶送樣,讓他們可以開始開發新一代應用。Xilinx著手為其20奈米All Programmable系列元件進行最佳化,以因應顧客在多元應用領域的各種需求,包括有線與無線網路、資料中心、視覺系統、以及其他高效能應用領域中各種要求更高智慧度、高整合度、以及耗用大量頻寬的系統。  
) ?8 q/ ]! w& Q( r6 t$ @
+ M5 \+ p7 B' r% g/ L前十家20奈米客戶 / r& V9 R  E' ~  ^
  賽靈思與前10家採用20奈米架構的客戶進行評估並投入建置。自去年11月賽靈思發表20奈米相關文件後,即持續與更多顧客策略合作,投入先期設計工作。而賽靈思在本季將推出的設計工具,可將與客戶同共進行的先期設計合作變得更頻繁。
44#
 樓主| 發表於 2013-5-9 13:38:25 | 只看該作者

美高森美選擇英特爾代工服務開發數位積體電路

美高森美使用英特爾22奈米Tri-Gate 電晶體技術進行開發,預計於2014年底到 2015年初提供產品' d+ c# T, R- q1 _6 L4 j3 z7 A

6 S( q( ?( T* y致力於提供幫助功率管理、安全、可靠與高性能半導體技術產品的領先供應商美高森美公司(Microsemi Corporation,紐約納斯達克交易所代號:MSCC)宣佈利用英特爾公司(紐約納斯達克交易所代號:INTC)業界領先的onshore代工技術和使用英特爾革新性22 奈米 (nm) 3D、三閘(Tri-Gate)電晶體技術,開發先進的高性能數位積體電路(IC)和系統單晶片(SoC)解決方案。5 v* M0 k5 E6 Z! K8 \1 w
, t; j* M# p( s) N9 q& {4 w
這項於2013年1月簽署的協定與美高森美的策略相一致,將充分利用公司廣泛的高技術組合增取更高性能和更高價值的機會。英特爾的三閘(Tri-Gate)電晶體提供了空前的性能和功效組合,使得美高森美能夠開發用於高性能運算、網路加速和訊號處理應用的數位IC產品。目前美高森美正在與客戶接洽,並且開始使用英特爾22 奈米 (nm)節點製程進行設計,預計將於2014年底到2015年初提供產品。
45#
 樓主| 發表於 2013-5-9 13:38:30 | 只看該作者
美高森美積體電路事業部執行副總裁Paul Pickle表示:「我們針對的高價值應用需要具備獨特的性能和複雜的功能特性的半導體解決方案,借助使用英特爾的創新製程技術和經過矽產品驗證的IP,我們能夠為通訊和國防市場提供性能較高、功耗較低的數位IC產品,擴大在所服務之市場的機會。」& _3 ^" X7 L. d! c  ?; I
1 k1 }  _/ M, f/ \' Q6 r) N
英特爾技術和製造事業部副總裁Sunit Rikhi表示:「英特爾很高興使用先進的22奈米(nm)製程技術和IP解決方案,來為美高森美提供數位IC解決方案。」
. t6 l3 w9 u: c0 K/ |% X
) E, r4 Z4 t4 [+ h1 \( K" f關於英特爾3D Tri-Gate電晶體5 \7 M9 e2 l4 h; u  _; g  v
" E, g1 |8 c6 C) i" `& k) q( c
英特爾公司的3D 三閘(Tri-Gate)電晶體是重新打造的電晶體。傳統的「平面」2D閘極換成3D矽晶薄片,垂直附在矽基板的表面上。薄片三個平面上各有一個閘極,用來控制電流,兩側各有一個,第三個則位於頂端,而不是像2D平面電晶體那樣只有在頂端處有唯一一個閘極。附加的控制元件讓電晶體在切換至「開啟」狀態時能流入更多電流(以提高效能),而且由於三閘結構的低寄生效應,當電晶體處於「關閉」狀態時可讓電流盡可能接近零(以達到最低耗電),並且讓電晶體能夠在兩個狀態之間非常快速地開關(同樣是為了提高效能)。在速度方面,22奈米(nm)電晶體在一秒鐘內的開關次數能夠遠遠超過10億次。
46#
發表於 2013-5-22 13:32:37 | 只看該作者

Xilinx 28奈米All Programmable全系列元件通過 PCI Express 認證

內建 PCI Express 2.0和3.0建置模組的元件已進入量產階段,協助設計人員快速開發多元應用& e3 v9 Y2 N8 l/ V/ C" m3 Y

. l7 ]/ ~8 N$ F) h# X$ D' e北京2013年5月21日電 /美通社/ -- All Programmable FPGA、SoC 和 3D IC 的全球領導廠商美商賽靈思(Xilinx, Inc.;NASDAQ: XLNX) 宣佈其 All Programmable 7 系列 FPGA 和 Zynq®-7000 All Programmable SoC 全系列元件已通過完整的 PCI Express® 相容性測試,並列入 PCI-SIG 整合元件廠商名單 中。在今年4月15日舉行的 PCI-SIG 大會上,賽靈思所有的28奈米元件都已通過嚴格的電性、通訊協定和互通性測試。這也是 PCI Express 3.0 規格自推出以來,第一個 PCI-SIG 官方的相容性和互通性測試。 % Z2 Z0 s9 G! {9 d: C3 M

' r! M3 P9 y; v1 h. [, k; }透過7系列 FPGA 和 Zynq-7000 All Programmable SoC 內建的 PCI Express 2.0 和 Gen 3 整合式模組,設計人員可針對通訊、儲存和伺服器等應用,提供市場所需的高系統頻寬和各種可編程系統的整合需求。 4 y$ v6 q- _3 J. @' s/ l8 b8 L
- |  T+ {9 f% }! {0 f" }
Virtex®-7 和 Kintex®-7系列支援 PCI Express 3.0 (8 Gbps),針對高流量的資料中心應用可提供高達8倍的連結,而 Artix®-7 FPGA 和 Zynq-7000 All Programmable SoC 內建支援 PCI Express 2.0 (5 Gbps) 的整合式模組,分別搭載多達4倍和8倍的連結,可為工業和汽車等低成本應用提升設計效率。
47#
發表於 2013-5-22 13:32:43 | 只看該作者
賽靈思公司 PCI Express 0產品行銷經理 Ketan Mehta 表示:「自從這個通訊協定問世以來,賽靈思在 FPGA PCI Express 解決方案一直保持領先地位,而我們的28奈米系列產品更讓賽靈思穩站技術前沿。我們的解決方案包含了用於調校連結、業界最穩健的自動調適迴饋決策等化器(DFE)、線上非破壞性虹膜掃描(in-system non-destructive eye scan)技術,以及屢獲殊榮並可加速整合和建置的 Vivado® 設計套件 ,都可協助我們的客戶藉由 PCI Express 解決方案加快產品上市時程。」 5 g2 J/ c! b* e! {8 ^* s0 {+ t9 H% }

! `# ]! q7 Q% w  l0 {: T出貨時程
: x0 U/ W0 n- t$ D# i
" `  _/ M+ E7 z9 A* ~9 T/ G, T4 {# W所有7系列 FPGA 和 Zynq-7000 All Programmable SoC 系列元件現已量產出貨,設計人員可使用www.xilinx.com網站提供的目標參考設計(TRD)、開發板和工具套件,即可馬上評估 PCI Express 2.0和3.0的解決方案。這此套件包括端對端連結功能和搭載了 DDR3、PCI Express 直接記憶體存取(DMA)引擎和乙太網路 IP 模組的參考設計。另外,設計人員也可以透過 Northwest Logic 和 PLDA 等賽靈思聯盟計畫成員獲得更多軟體 IP 核心支援。
48#
發表於 2013-5-29 15:59:34 | 只看該作者
Xilinx與台積公司合作採用16奈米FinFET製程技術
9 P) x4 u' \. p聯手打造具備最快上市速度及最高效能優勢的FPGA元件" M  x7 d; i* n7 O+ L
賽靈思「FinFast」計畫測試晶片今年推出,首款產品明年問市% F) i. \; x" g* q8 |( k

2 U% W4 k& {5 D; a: x美商賽靈思公司 (Xilinx, Inc.;NASDAQ:XLNX)與台積公司 (TWSE: 2330, NYSE: TSM) 今日(29日)共同宣佈聯手推動一項賽靈思稱之為「FinFast」的專案計畫,採用台積公司先進的16奈米FinFET(16FinFET)製程技術打造具備最快上市速度及最高效能優勢的可編程邏輯閘陣列(FPGA)元件,雙方投入所需資源組成一支專屬團隊,針對FinFET製程與賽靈思的UltraScaleTM架構共同進行最佳化。基於此項計畫,16FinFET測試晶片預計今年稍後推出,而首款產品將於2014年問市。
, F3 T* i$ v- ^& p' b. g0 J! h
, X3 J6 _! b; K, H& J此外,兩家公司亦共同合作藉助台積公司的CoWoS三維積體電路(3D IC)製造流程以實現最高層級的3D IC系統整合及系統級效能,雙方在此領域合作的相關產品將稍後擇期另行宣佈。  1 [$ x; J4 B) [0 m5 I
  M( _9 [4 O* J# H2 E
賽靈思總裁暨執行長Moshe Gavrielov表示:「我相當有信心賽靈思與台積公司在16奈米『FinFast』計畫上的合作將延續雙方過去在各項先進技術上所獲得的成果與領導地位。我們致力與台積公司合作因為台積公司在製程技術、設計實現、服務、支援、品質與產品交貨等各方面皆是專業積體電路製造服務業界的領導者。」
49#
發表於 2013-5-29 15:59:37 | 只看該作者
台積公司董事長暨執行長張忠謀博士表示:「我們與賽靈思攜手合作致力將業界最高效能及最高整合度的可編程元件迅速導入市場,雙方將合力於2013年及2014年先後推出採用台積公司20SoC技術與16FinFET技術生產的世界級產品。」
! G. i8 v! L: N- M; @
3 q- F* d: b# q( x! X# |) C台積公司最近宣佈將16FinFET製程技術的生產時程提前到2013年,賽靈思與台積公司的合作除了可受惠於該製程生產進度加快之外,亦享有台積公司16FinFET技術所帶來的高效能與省電優勢。    c2 `2 Y8 p5 C1 U/ _

+ K$ l* p' H& W賽靈思與台積公司合作將高階FPGA的各項需求導入FinFET的開發過程,誠如其在28HPL與20SoC製程開發時的做法一樣;雙方將進一步針對台積公司的製程技術、賽靈思的UltraScale架構與新世代開發工具共同進行最佳化以獲取最佳成果。UltraScale為賽靈思全新的ASIC等級架構,能針對從20奈米平面式製程到16奈米以及更先進的FinFET製程進行微縮,亦可透過3D IC技術進行系統單晶片的微縮。
50#
發表於 2013-7-10 10:51:29 | 只看該作者
Xilinx採用全球首個ASIC等級可編程架構UltraScale之首款20奈米All Programmable元件開始投片8 w9 w( E9 Y; g- S) v; ]( [# T
20奈米UltraScale元件比競爭產品超前一年實現提升1.5至2倍系統級效能與可編程系統整合度) e0 R, T/ P3 Z( H! Q* w+ L
9 Z/ p" w; u7 W- V1 P+ O
  All Programmable FPGA、SoC和3D IC的全球領導廠商美商賽靈思(Xilinx, Inc.;NASDAQ:XLNX) 延續自28奈米系列產品帶來眾多驚豔業界的創新,今天宣佈其20奈米元件再創兩項業界第一。賽靈思已開始投片業界首款20奈米可編程邏輯元件 (PLD) 和業界首款20奈米All Programmable元件。同時,賽靈思亦著手建置業界第一個ASIC等級可編程架構──UltraScale™。續賽靈思率先投片業界首款28奈米元件、推出首款All Programmable SoC、All Programmable 3D IC及SoC等級設計套件以來,今天宣佈的多項里程碑將進一步延伸其領先業界的成就。   % }4 z, g) P  N2 {) O  T
; V. Z7 @7 I9 N3 V' M
  賽靈思公司可編程產品事業群資深副總裁Victor Peng表示:「賽靈思擬定了一個業界最積極的20奈米元件投片計劃,在高階元件方面,大幅領先最近競手對手一年以上;而在中階元件方面,則領先對手至少半年。再加上台積公司的製程技術和賽靈思的UltraScale架構,運用Vivado® 設計套件進行協同最佳化,我們相信賽靈思將超前一年將系統級效能與整合度提升1.5至2倍,這等同於領先對手一個世代。」
- ~) J& m% O  O8 o( g2 z: G0 S" o
! l2 ]; E1 ?1 _) r8 R: t  賽靈思持續與台積公司合作,並採取與過去研發28HPL一致的作法,將高階FPGA的需求導入台積公司的20SoC研發流程。在28奈米的合作上,兩家公司共同打造出業界第一款投片的28奈米元件,並推出了業界第一款All Programmable FPGA、SoC及3D IC元件,讓賽靈思不論在價格/效能/功耗、可編程系統整合和降低物料清單(BOM)成本方面均領先對手一個世代。賽靈思現在將這個奠定其業界領先地位的28奈米成功經驗延伸到20奈米元件,再次率先將採用業界首款ASIC等級可編程架構UltraScale設計的元件進入投片階段。
51#
發表於 2013-7-10 10:51:42 | 只看該作者
最新開發的UltraScale架構可將20奈米平面製程擴展至16奈米及更先進的FinFET技術,並可從單晶片進展到3D IC。UltraScale架構不僅解決了整體系統流量擴充的問題和延遲率的問題,更可以直接突破了高階製程晶片最大的效能瓶頸,也就是晶片的互連技術。  - X: r5 }. V! o) A; t+ z' v
/ O+ {4 ], L* P; }9 A+ i
一個創新的架構方案,需要管理每秒數百gigabit資料量的系統效能,以及在全線速下進行智慧型處理功能,並可擴充至terabit級流量和teraflop級的浮點運算效能。單憑提升每個電晶體或系統模塊的效能,或者增加系統的模塊數量,都不足以達到上述目標,因此必須從改善通訊、時脈、關鍵路徑和互連技術等根本面著手,以因應龐大的資料流、即時封包、DSP與/或影像處理等應用需求。: r; X/ q( q9 e6 P, M

  G  l2 m, S- G6 @3 s, M0 b" c  UltraScale架構提供一個可運用先進ASIC技術的完全可編程架構,藉此克服這些棘手的問題:$ u9 y7 k! z/ o% Q& c7 r
        針對龐大資料流提供最佳化的寬型匯流排支援多重terabit資料流量
. B8 h. ^1 c+ o) f3 |9 l# k        支援多區域的類ASIC時脈、電源管理和新一代安全功能
" W3 k  g& k; z- b: z; D; T5 g; [        提供高度最佳化關鍵路徑與內建式高速記憶體,突破各種DSP與封包處理問題 $ t- ^. W5 C6 o2 m6 ]6 R7 d- i& y
        針對第二代3D IC系統整合提供晶片之間的步進式頻寬功能
( m0 R- Z# M3 ~) p        提供大量I/O與記憶體頻寬,能大幅降低延遲率及支援3D IC的記憶體最佳化介面" @& G: G: B0 a- ^) @
        運用Vivado工具解決佈線壅塞的問題並進行協同最佳化,讓元件利用率超過90%,而且不會影響效能
52#
發表於 2013-7-10 10:51:51 | 只看該作者
首批UltraScale元件將擴充目前賽靈思領先市場的28奈米Virtex®、Kintex® FPGA以及3D IC系列產品陣容,並成為未來Zynq® UltraScale All Programmable SoC的基礎。這些元件更將提供全新的高效能架構需求,實現新一代更智慧型的系統。全新的功能包括: 6 R0 M$ Z( K- }) b" j4 s3 l0 T
4 u- `/ p, R) J' L
        配備智慧封包處理與流量管理功能的400G OTN
3 M/ p6 x& N" R/ h4 V6 N$ T        支援智慧型波束成形技術的4X4 混合模式LTE 和WCDMA 無線電
6 o3 [$ v  w3 P: W        支援具備智慧型影像增強與識別功能的4K2K 與8K 顯示器
8 a: M! }& [5 y        針對情報監視及偵察(ISR)提供最高效能的系統 ; V! W& a2 R! d
        支援資料中心的各種高效能運算應用
, t# t: r8 _5 P  {9 D9 r
5 I0 o1 _, O; G! I7 H! z1 b$ z6 i3 w3 T  賽靈思執行長Moshe Gavrielov表示:「賽靈思藉由率先投片業界第一款20奈米元件、第一個ASIC等級的UltraScale架構、第一款SoC級Vivado設計套件,加上針對智慧型系統持續擴充的IP陣容、C語言和ARM®處理器解決方案,賽靈思再一次成功拓展PLD產業的價值與市場版圖。賽靈思遙遙領先對手一年的時間,並為客戶提供領先一個世代的價值。」9 i0 |! s4 [% U$ W8 r+ Z

- P  A/ S& T+ X. h- v$ y+ Y- F  Y% F3 Q供應時程
2 Z' P, ]) R4 V6 E  支援UltraScale架構FPGA元件的Vivado設計套件早期試用版本現已供貨。首批UltraScale元件將於2013年第4季開始出貨。欲了解更多詳細資訊,請瀏覽:www.xilinx.com/ultrascale網站。
53#
發表於 2013-10-2 11:49:50 | 只看該作者
Altera更新28-nm元件IP系列產品 IP核心系列產品進行了擴展更新,提供15%時序餘量,更迅速實現整合
$ o  J7 E) f, Z2 i9 O8 h
; {( C5 b) R" L0 y0 D+ u7 [2013年10月1日,台灣——Altera公司(Nasdaq:ALTR)今天宣佈,完成了對28 nm FPGA和SoC IP核心系列產品的更新。在過去一年中,Altera發佈的新通訊協定介面IP核心數量超過了15個,適用於多種應用和市場領域。此外,更新了IP核心,有15%的時序餘量,產品設計能夠快速實現時序收斂,支援客戶在其設計中快速整合多個IP核心,產品更迅速上市。5 R. E3 m- e! a6 N; c

* M% K4 J- i7 S1 MAltera提供內部開發的全系列IP核心以及策略合作夥伴IP核心,它們支援公司的FPGA和SoC產品線。該系列產品包括流行的外部記憶體通訊協定,支援通訊協定介面IP,以及視訊和影像處理IP。一些最近發佈的通訊協定介面核心包括:
/ L' A' {% ]  _; P2 t
% J- N. U; e+ u; [) Q•        50G/100G/150G/200G Interlaken,針對固網應用;
# g+ `  T- N; F: B•        Serial RapidIO® Gen 2,每通道高達6.25 Gbps,針對無線應用;
8 E$ {( }; u) V, d•        10/100/1000 Mbps 1588乙太網路MAC核心,支援乙太網路高精度時間同步;以及# }3 n4 L& H) J
•        SerialLite III Streaming,支援各種傳輸介質上的寬頻低延時點對點序列資料傳送。
54#
發表於 2013-10-2 11:50:10 | 只看該作者
Altera 公司軟體、DSP及IP行銷總監Alex Grbic評論表示:「我們一直在高性能IP核心上加大投入,以滿足我們客戶的系統需求。提供易於整合到設計中的多種IP核心,我們的客戶能夠立即支援標準技術,因此,他們可以把寶貴的設計資源用於在設計中,增加自己的『秘密武器』,進而獲得成功。」. R7 d" P) n" s# I& q
) m5 r4 @  b( E! R( `
        Heitec AG是一家德國工程和設計服務公司,最近使用Arria V GZ和Stratix V GX FPGA完成了一個客戶專案,開發需要使用多個Altera IP核心的高解析度影像處理應用。Stefan Purr是Heitec AG的電子系統設計專案經理,他評論表示:「最近一個項目的時間要求非常緊迫,設計要求使用多個FPGA和IP核心,包括,DDR3、PCI Express、SerialLite III Streaming和DisplayPort。Altera提供的IP解決方案節省了我們一個月的FPGA設計和整合時間,大幅的減少了設計中FPGA部分的開發投入。Altera IP不但節省了時間,降低了成本,而且還支援我們把精力集中在自己的使用者專用設計模組上,協助我們突出產品優勢,進而贏得設計。」* Y2 u' H7 n& [5 u
6 }5 `+ I0 G  Y7 a- B1 ^( d
採用OpenCore Plus輕鬆評估Altera IP核心
/ S" G" n8 `' P* P6 t/ @; T        Altera透過其OpenCore Plus特性,為其所有IP核心提供簡單便捷的IP評估過程。這一種特性支援客戶對各種IP核心進行評估和硬體測試,不需要購買授權。透過這一個評估過程,客戶能夠充滿信心的確保專案首次成功。
) k% r; b3 m" @/ C) l" A% g; s+ y" C; \% Q+ f" n' A& k
IP核心供貨資訊
9 v" b, @" y: s現在提供支援28 nm元件的所有Altera IP核心。客戶可以透過最新的Quartus II軟體13.0版來使用所有IP核心。
55#
發表於 2013-10-21 13:46:57 | 只看該作者
Xilinx與台積公司攜手合作採用CoWoSTM技術成功量產28奈米All Programmable 3D IC全系列產品
+ L( ?+ Z7 @+ E9 RCoWoSTM技術就緒以支援賽靈思20SoC及16FinFET 3D IC產品1 k0 G' [  c7 g' V) Q
. {1 M2 j- O8 w  n3 ^3 x
         美商賽靈思公司 (Xilinx, Inc.;NASDAQ:XLNX) 與台積公司 (TWSE: 2330, NYSE: TSM) 今日共同宣布,業界首款異質三維積體電路 (Heterogeneous 3D IC) Virtex-7 HT系列產品正式量產,賽靈思順利達成旗下所有28奈米3D IC系列產品全數量產的里程碑。賽靈思採用台積公司CoWoSTM (Chip-on-Wafer-on-Substrate) 技術開發28奈米3D IC產品,藉由整合多個晶片於單一系統之上達到顯著縮小尺寸並提升功耗與效能的優勢。28奈米3D IC系列產品量產的成果奠定了賽靈思未來與台積公司在20SoC製程及16FinFET製程合作的基礎,以進一步獲取佳績,協助賽靈思延續在All Programmable 3D IC領域的領導地位。
4 N8 i7 a1 n8 K# O& |
* S* ]& g& D; ?       賽靈思資深副總裁暨產品部總經理Victor Peng表示:「我們與台積公司合作,成功利用CoWoS技術將產品導入量產,鞏固了賽靈思作為3D IC技術及產品先驅者與產業領導者的地位。雙方藉由緊密的合作,持續在生產流程與技術上力求精進,打造新一代以CoWoS技術為基礎的3D IC創新產品;同時亦做好準備將運用台積公司20SoC製程與16FinFET製程結合我們的UltraScale架構,進一步奠定賽靈思的產業領先地位。」
56#
發表於 2013-10-21 13:47:13 | 只看該作者
台積公司研究發展副總經理暨技術長孫元成博士表示:「台積公司運用先進的CoWoS 3D IC全方位生產技術持續推動摩爾定律向前演進並加速系統整合,我們已與賽靈思進行緊密且廣泛的合作締造傲人的成果,期待雙方未來幾年能夠繼續合作,在製造及產品方面皆取得更多突破性的佳績。」 : ^$ e, F3 ?% H' r& C$ L" }

0 ^+ V( }% ?$ o       賽靈思採用台積公司先進的CoWoS技術生產領先全球的高容量、高頻寬可編程邏輯元件,支援新一代的有線通訊、高效能運算、醫療成像處理、特殊應用晶片 (ASIC) 原型開發與模擬應用。 3 E4 Z# n/ Y; w/ J) q  R; T% z

/ o* i5 k' R7 N       賽靈思Virtex-7 HT系列 FPGA元件係全球首款異質All Programmable元件,內含多達16個28Gbps 和72個13.1Gbps收發器,是唯一能符合光纖傳輸網路中高頻寬、高速Nx100G和400G線卡應用需求的單一封裝解決方案。 : d/ r/ v: P# b0 e( D  R! g

6 u$ e3 Z1 U; A1 ?       除了Virtex-7 HT系列FPGA外,另外兩款賽靈思3D IC系列同質(Homogeneous) 元件已於今年年初進入量產。Virtex®-7 2000T FPGA元件內含的邏輯單元等同於2000萬個ASIC邏輯閘,為系統整合、ASIC替代方案與ASIC原型開發與模擬的絕佳選擇;而Virtex-7 X1140T元件則配備96個符合10GBASE-KR規格的13.1Gbps收發器,適用於需要絕佳整合度與性能表現的超高效能有線通訊應用產品。
57#
發表於 2013-11-12 13:23:33 | 只看該作者
Xilinx宣佈業界首款20奈米All Programmable元件正式出貨
& ]8 P9 E9 ?# \6 j( @% s隨著業界首款ASIC級可編程架構UltraScale元件的首次交付客戶
7 Q* \+ V. V# ?8 _賽靈思再創重要里程碑 & g2 L* A6 T- _2 b2 D1 n$ [- f3 V
+ }" \* L5 K8 ^
美商賽靈思(Xilinx, Inc.;NASDAQ:XLNX) 今天宣佈開始出貨由台積公司(TWSE: 2330, NYSE: TSM) 生產的半導體業界首款20奈米產品,以及可編程邏輯 (PLD) 業界首款20奈米All Programmable元件。賽靈思UltraScale™元件結合了業界唯一的ASIC級可編程架構、ASIC加強型Vivado®設計套件和最近推出的UltraFast™設計方法,可提供媲美ASIC的優異效能。UltraScale元件能夠為客戶實現1.5倍至2倍的系統級效能與整合度,等同於領先對手一個世代。 * n0 j( v" z% z+ y" q" _
  Y, C2 K/ c  U7 r1 I+ A3 N: \! n
賽靈思資深副總裁暨產品部總經理Victor Peng表示:「這項宣佈兌現了賽靈思致力於成為率先提供高效能FPGA領先者的承諾。全新UltraScale元件的出貨,奠基於賽靈思7系列產品強勁的發展動能,開啟了新一代元件發展的新里程。」 $ a  b1 h# C  O# r
  C1 r. B9 W7 b# ^
台積公司研究發展副總經理米玉傑博士表示:「採用台積公司20奈米製程技術的UltraScale元件之出貨,象徵著半導體產業進入了一個嶄新的重要時刻。我們樂見賽靈思不斷取得突破並率先向其客戶出貨20奈米元件。」
, T5 u, a3 p. z0 e! H$ H4 |
, U, P4 r  [2 Q! g賽靈思UltraScale元件可實現新一代Smarter System (更智慧型系統)的各種應用,並滿足其中所需要的新型高效能架構需求。這些Smarter System可適用於400G OTN、封包處理與流量管理、4X4 混合模式 LTE、WCDMA無線電、4K2K與8K顯示器、情報監視和偵察(ISR)、以及資料中心的高效能運算應用。
* H% A% Z/ x/ {( b" H8 G  Z, M+ A- C) |8 k% S
首批UltraScale元件樣本現已開始出貨,並將於2014年第一季大批送樣。可提早支援UltraScale元件的 Vivado 設計套件也已上市。有興趣參與UltraScale先期試用計畫的客戶,請聯繫賽靈思當地銷售代表。
58#
發表於 2013-12-3 13:37:18 | 只看該作者

Altera的Arria 10版Quartus II軟體為立即開始20 nm設計提供支援

採用業界第一款20 nm FPGA和SoC開發工具,客戶極大的提高了性能、功率效益和系統性能價格比
* n! N: Y- M4 Y; o  Q( _/ A
. B5 A. P& D2 x, v+ i2013年12月3日,台灣——Altera公司(Nasdaq:ALTR)今天發佈了Arria 10版Quartus II軟體,這是業界第一款支援20 nm FPGA和SoC的開發工具。採用台積電(TSMC)的20 nm製程技術,Arria 10 FPGA和SoC性能比目前的高階FPGA高出15%,功率消耗比以前的中階元件低40%,重新定義了中階FPGA和SoC。客戶現在可以在熟悉而且成熟的Quartus II設計環境中,開始開發採用Arria 10 FPGA和SoC的系統,而且其具有業界最短的編譯時間。& R; K+ h  d( T; M# e

' u8 ?5 d3 [7 y! Y( }. `% |% x1 G6 B& ?Altera軟體工程副總裁Premal Buch評論表示:「過去六個月中,早期試用客戶成功使用Quartus II軟體設計了Arria 10 FPGA和SoC,今天,我們很高興為所有希望迅速實現20 nm元件應用的使用者提供這一款軟體支援。Quartus II軟體採用了現代多核心運算技術的尖端演算法。以這種方式規劃我們的軟體,我們能夠為Altera下一代產品系列提供Quartus II軟體擴展支援,繼續保持業界最快的編譯時間。」
6 v/ d1 r; l+ h5 u+ \' O/ u. ]2 o7 n7 O0 u# U) H( a! H
客戶使用Arria 10版Quartus II軟體,能夠在下一代系統中快速設計實現元件的先進特性。使用者使用這一款軟體來設計、模擬並編譯Arria 10 FPGA和SoC。這一款軟體版本包括高階時序模型和電路板佈板的最終接腳輸出。Arria 10版Quartus II軟體支援多種FPGA和SoC元件,包括密度最大的中階Arria 10元件,它具有115萬個邏輯單元(LE)。3 u7 L8 H2 m) z0 z5 S% T6 x# [5 W. \
. {* _! H$ G5 h. h  Y* L! g. U1 R
Arria 10 FPGA和SoC含有115萬個邏輯單元(LE)、精度可調數位訊號處理(DSP)模組、3300多個18x19乘法器、整合硬式核心IP,以及具有1.5 GHz雙核心ARM® Cortex™-A9處理器的可選式整合處理器系統,整合度比競爭中階元件高2倍。Arria 10 FPGA和SoC還提供28-Gbps收發器,頻寬比當前一代產品高4倍,系統性能提高了3倍,支援PCIeGen3 x8,2666 Mbps DDR4以及15-Gbps混合立方記憶體。Arria 10 FPGA和SoC元件將由Altera的Enprion最佳化電源解決方案提供支援,這一套解決方案在整合式產品中實現了高效率、小外形封裝、低雜訊性能的業界最佳組合。
59#
發表於 2013-12-3 13:37:45 | 只看該作者
Arria 10 FPGA和SoC針對需要高性能特性,但又受到成本和功率消耗預算嚴格限制的系統進行了最佳化。這些中階元件採用了高階20 nm製程,其特性非常適合滿足包括通訊、廣播以及運算和儲存在內的各種終端市場需求。
# L; ^0 S" K% G- a+ s. N- d$ B' ?/ c4 _" {# }0 ^
•        Arria 10 FPGA和SoC為無線通訊市場客戶提供了高性能、低成本單晶片解決方案,在一顆FPGA中整合了控制平面處理器、網路處理器、交換器功能以及IO擴展模組,適用於行動骨幹網路應用。元件還為CPRI等最新無線標準提供支援。固網傳輸和網路領域客戶可以早期試用PCIe Gen3 x8、28-Gbps收發器、100G乙太網路和100G Interlaken等特性,進而支援最新的序列記憶體標準。
, Y4 \, c/ k- V9 B$ v$ X
- {% H- b+ Z. d4 I•        Arria 10 FPGA和SoC為廣播和演播設備開發人員提供了功率消耗最低、面積最小、性能價格比最高的解決方案,整合了4K、3D和CODEC等視訊和影像處理功能。客戶現在就可以開始開發下一代廣播和演播設備,以支援最新的超高畫質視訊技術。( z: _/ N: L' q7 C. \, D& }7 F

& k9 l4 e* c" \! w& F•        雲端運算時代的到來改變了當今的運算和儲存系統,要求在盡可能短的時間內存取更多的資料,同時還要保持很低的功率消耗。Arria 10 FPGA和SoC具有高性能和低功率消耗特性,降低了客戶的營運成本,因此,是下一代儲存系統的理想解決方案。& ^- h6 ~- v4 b" r
3 K% L2 x/ g* e$ f# d7 k
價格和供貨資訊4 a  _; J$ t0 O
現在可以透過www.altera.com/quartus-arria10,下載Arria 10版Quartus II軟體。能夠以訂購版的形式提供該軟體,包括免費30天試用。對於一個節點鎖定的PC授權,年度軟體訂購的價格是2,995美元。
60#
發表於 2014-2-6 13:06:23 | 只看該作者
Xilinx首款Virtex UltraScale All Programmable元件投產 業界唯一高階20奈米系列元件即將上市% g" ?$ ^+ D+ R
賽靈思十二月投產元件再次提供1.5至2倍效能和整合度 超前競爭對手一個世代
5 a2 x6 w6 I* h
% E, B9 h. }7 K9 R& R美商賽靈思(Xilinx, Inc.;NASDAQ:XLNX)今日宣佈首款Virtex® UltraScale™元件投產,在20奈米製程上再創另一項業界第一。採用UltraScale架構的Virtex UltraScale系列是業界唯一的高階20奈米產品,為廣泛的應用提供前所未有的效能水準、系統整合度和頻寬。UltraScale架構擁有多項ASIC技術,為客戶帶來眾多ASIC級優勢,並採用全新的佈線架構解決了新一代元件的互聯技術與擴充瓶頸。UltraScale架構可將20奈米平面製程擴展到16奈米FinFET技術,並可從單晶片進展到3D IC。
0 P  f5 l3 ]. i% p/ D$ e& [' c1 k, r% i8 a& b; s
首款Virtex UltraScale元件名為VU095,採用台積公司20SoC製程技術,內含94萬邏輯單元並有6個內建式150G Interlaken和等同於額外83.3萬邏輯單元效能的4個100G 乙太網路核心。此外,這款元件也包含了用於晶片對晶片和晶片對光學介面的32.75 Gb/s收發器,同時也有全球首款All Programmable 28 Gb/s背板的支援。
" X: t( {! i; c4 ]3 b1 _
/ C4 Y  s3 q" e" H1 B/ e) \賽靈思FPGA產品管理暨行銷資深總監Dave Myron表示:「採用20奈米製程技術的Virtex UltraScale系列擁有業界唯一的ASIC級架構,在市場上無直接競爭對手,僅有賽靈思可提供新一代智慧型和高效能系統所需的技術。Virtex UltraScale系列可提供領先競爭對手一世代的1.5至2倍的系統效能,現已成為可取代ASIC、ASSP設計方案和其他FPGA替代方案的最佳選擇。」 ' ~/ e$ ?6 n! q/ s+ L4 U: z
( e9 m0 g- t% C# r
Virtex UltraScale VU095適用於4x100G轉發器和4x 100G MAC-to-Interlaken橋接器等各種高階有線通訊基礎架構,以及測量、航太和國防及高效能運算等應用。
1 ^1 a# T/ K: m" i
( E9 M- n+ K9 j, H6 b$ k3 |Kintex® UltraScale™元件現已進入送樣階段,而首批Virtex UltraScale VU095元件將在2014年第二季出貨。Vivado®設計套件2013.4版本全面支援UltraScale元件。
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-6-16 06:37 AM , Processed in 0.148018 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表