|
All Programmable 7 系列FPGA目標參考設計0 X7 ~$ K- a" f
, j; `4 r* R5 V$ @! `
隨著Vivado設計套件2012.3版本的發佈,賽靈思可擴充其支援Kintex™-7 和Virtex®-7系列 All Programmable FPGA的目標參考設計 (TRD)陣容,協助設計人員進一步提升設計生產力。目標參考設計具備預先驗證、效能最佳化的架構設計,而且可讓設計人員針對客戶的客製化需求作修正。
4 u0 v' j6 D; C0 o1 J6 c, B
1 p+ g! {- V! Z% t6 \· Kintex-7 FPGA基礎目標參考設計透過高度整合的PCIe®設計展現了Kintex-7 FPGA 的功能,而高度整合的PCIe®設計則運用效能最佳化的DMA引擎和DDR3記憶體控制器提供10 Gb/s的端對端傳輸速度。4 G7 }& M$ {1 O" r
/ s: ~& [6 I: z
· Kintex-7 FPGA連結目標參考設計提供高達20 Gb/s的單向傳輸速度,其搭載了雙網路介面卡(NIC) 、Gen2 x8 PCIe端點、多通道封包DMA、DDR3緩衝記憶體、 10G乙太網路MAC,以及符合10GBASE-R標準的實體層介面。
& {3 d2 o7 Y2 B; i, @
% Z9 y6 T& u E# ]2 B/ \· Kintex-7 FPGA嵌入式目標參考設計提供了一個完備的處理器次系統,內含GbE、DDR3記憶體控制器、顯示控制器,以及其他標準處理器週邊功能等完整功能。3 Y- C2 `( l( i' g9 }0 X T) ?. z
( r2 @4 g# K# _; i4 ]. W% l
· Kintex-7 FPGA DSP目標參考設計包含了具備運作時脈可超頻高達491.52 MHz的數位升/降頻轉換功能的高速類比介面。. |3 j' Z3 m! M6 i k& h1 A5 d
9 q* b9 x' T( X/ Z8 z& \
全新Vivado設計套件供應時程8 N0 D5 h$ Q. |3 o3 Z, V8 h
) y, J& D9 f* K, N- M
賽靈思將針對尚在保固期內的ISE設計套件邏輯版本和嵌入式版本客戶提供Vivado設計套件,而ISE設計套件DSP版本和系統版本客戶則可獲得Vivado設計套件系統版本,其中包括Vivado高階合成工具,客戶皆不需要支付額外費用。 |
|