|
IBM電源開發副總裁暨OpenPOWER總裁Brad McCredie表示:「IBM非常應同賽靈思為其FPGA元件實現軟體可編程能力的發展方向。利用C、C++與OpenCL建置的最佳化FPGA加速器可帶來靈活性與QoR (Quality-of-Results),有助於加速IBM為客戶帶來更大的價值。IBM相信OpenCL有助提升生產力,目前正與賽靈思緊密合作將這項技術運用到各種OpenPOWER的產品設計。」
, z0 K5 l) {- t( }! ]# ]4 Y
& h( z6 g T2 A5 d& Y2 m& V# M- u) j首款針對OpenCL、C和 C++的架構最佳化編譯器1 ~/ T3 M+ L/ A- K6 D
相較於CPU和GPU,SDAccel的架構最佳化編譯器可提供高達25倍的功耗效能比,其效能和資源使用率更是其他FPGA解決方案的3倍。SDAccel運用超過1,000名程式設計人員使用的基礎編譯器技術,可充分發揮該編譯器的性能,並讓軟體開發人員採用全新或既有的OpenCL、C和 C++程式碼建立高效能加速器,並針對運算搜尋、圖像識別、機器學習、轉碼、儲存壓縮和加密等各種資料中心應用的記憶體、資料流和迴圈管線等進行最佳化。
6 z4 p3 U1 N; _* H$ `* N2 ~1 Z1 i" O1 W2 E$ z' R, t
在FPGA上首次實現完全的類CPU/GPU開發經驗2 m0 }8 a9 O- U- T! D
透過SDAccel開發環境,開發人員可使用熟悉的工作流程為他們的應用進行最佳化,即使先前很少或者沒有FPGA使用經驗也能獲益於FPGA平台的優勢。整合設計環境 (IDE) 提供程式碼格式及軟體函式庫,並可針對所有開發目標進行編譯、除錯和特性設定,包括x86系統仿真、使用快速的模擬法進行效能驗證和FPGA處理器的原生執行作業等。整合設計環境在支援資料中心的FPGA平台上執行應用,而這些FPGA平台具備針對所有支援開發目標的自動儀表饋入功能。此外,SDAccel的設計也能讓CPU/GPU開發人員使用更容易的方法將應用轉移到FPGA上,同時也在類似的工作流程中保留和重用他們的OpenCL、C和 C++程式碼。" G4 T$ ]1 c. | \$ m5 X% Y0 X9 a
7 O9 `& ^4 u3 _$ D( U2 f3 F
完備的SDAccel開發環境包括程式設計人員隨時可用的整合設計環境、C語言的FPGA最佳化函式庫,以及可支援資料中心的各種現成商用 (COTS) 平台。 |
|