Sansen讀書會...

賴永諭

slide 154
A gain of 1000 is expected.
; s3 B+ ~  o. J6 {* A; x" K=>應該是 A gain of 100 is expected.

賴永諭

Slide1524:
Slide 0128 Vout/ic=1/2gm3ro1
! @! v4 M0 ^( U* D
9 C7 ?6 i$ L! r) L  W/ }8 |2 e4 \補充內容 (2019-1-8 11:06 AM):
* c9 O! N7 e8 A! p! ^" F% _" f- PSlide1524: iout/ic=1/2gm3ro1

/ `8 }; o3 F. K& m7 z! ?補充內容 (2019-1-8 11:08 AM):
Slide1525: iout/Vinc=1/RB*1/2gm3ro1

賴永諭

Slide 1312:
Input shunt: Current mixing輸入電阻變小
4 F- x3 ^' z! R& s2 XInput series: Voltage mixing輸入電阻變大
Output shunt: Voltage sampling輸出電阻變小
2 {- Y; v& y+ I* TOutput series: Current sampling輸出電阻變大

賴永諭

slide 0731
6 b9 r$ k4 [: W% L2 {* s需要4各bias 點~

" A4 n- O5 P5 `' ^: ]4 W2 o7 Cside 0732
( Q; u2 x7 `  {0 w只需要3各bias 點~
! N- s3 S9 W1 c4 `9 DM2 D 端的極點比slide更遠

賴永諭

slide 097
" k0 X3 X. ]( f& {% BIt is the output gm3 divided by the load capacitance CL. It is normally set at two to three times the GBW
depending on the phase margin required.
=> 更正
It is the output gm2 divided by the load capacitance CL. It is normally set at two to three times the GBW
" O1 S  I' ], D' P  c. s% ?/ o' Pdepending on the phase margin required.

賴永諭

賴永諭 發表於 2010-7-13 03:49 PM
回復 32# tuza2000

) A% ]2 s2 F" ^7 s9 \上面說明有誤～
1 J8 `1 L7 S$ s  \* d實際上左邊diode connect pmos gate 與右邊M6相接
+ X- n5 m* V! }1 n$ b3 w  ]; V

賴永諭

Slide 0346: Input M2 base, OUT M3 base(Series- Series feedback)
) M$ g9 ^  k, q+ c! q1 t/ a; u  h! M  eCurrent sampling, Voltage mixing; 增加輸出電阻, 減少輸入電阻
8 {4 k% ]9 m3 k0 k6 T所以Rm增加beta

賴永諭

Slide 2264: gm max=1/2(W*C1*C1/C3)
Ref: silde2219
& `" p4 h  e8 ]8 T& R* xStart-up of oscillation 可知

賴永諭

Slide 025
5 ]( j/ q: h2 }. DNoise will be explain in detail in Chapter 4.

賴永諭

slide 0444
- q$ O+ E7 L2 O& l, d. f8 sNoise of a current mirror with series R:
1 c& x% c+ |- s7 b9 ~前面的R小於1/gm時, 為什麼iout noise 隨的電阻增加而變大?!
還是只是示意圖來說明, 此時的電晶體noise 是大於電阻的noise~~~
謝謝~~幫忙回附一下
5 I5 X0 P) C6 ?8 Q! d( W- q/ e' C

賴永諭

slide 0513
分享一下~~這張Gain bandwidth說明如下
7 Y- O3 m! I+ e$ \0 [! o7 F$ C6 {1. 當接成回授時beta=1, 其-3dB 點的頻率就是loop gain =1 的頻率。
2. DC gain*-3dB bandwidth=GBW。
3. 當接成回授時, ex: beta=1/2時, 其DC gain=1/beta; -3dB bandwidth=GBW*beta, 只代表在這個-3dB bandwidth頻率下, gain 最多掉3dB, 並不是在這個bandwidth 下 所有頻率的gain 都是1/beta；只有DC gain=1/beta。

賴永諭

slide 0513
8 V* ]: i5 B9 I, F分享一下~~這張Gain bandwidth說明如下
' p& v; V" w8 g9 Z1. 當接成回授時beta=1, 其-3dB 點的頻率就是loop gain =1 的頻率。
2. DC gain*-3dB bandwidth=GBW。
" k) e/ I* ^! L4 c8 f7 ]! G( E3. 當接成回授時, ex: beta=1/2時, 其DC gain=1/beta; -3dB bandwidth=GBW*beta, 只代表在這個-3dB bandwidth頻率下, gain 最多掉3dB, 並不是在這個bandwidth 下 所有頻率的gain 都是1/beta；只有DC gain=1/beta。

賴永諭

slide 2222
: y4 E9 ?. @! u2 sVerify that RB>1/(RsC3^2Ws^2)

0 w# B" g3 B/ s" n$ p=>說明如下, cmos 負電阻~gmA/Ws^1C1C2
用RB 來biasing 應該要大於1/gmA 電阻
  k# }' K2 L# v3 Z  r& I所以RB應該大於1/(RsC1^2Ws^2)
0 X( m( w: Q3 d4 b* i$ a# B- z

賴永諭

slide 2222
Verify that RB>1/(RsC3^2Ws^2)
! w  ?9 J, j; t2 k' n' Z
=>說明如下, cmos 負電阻~gmA/Ws^1C1C2
用RB 來biasing 應該要大於1/gmA 電阻
& i+ C; r- m1 g1 ]: f0 h4 K2 r所以RB應該大於1/(RsC1^2Ws^2)
2 m. {1 C8 A: e

賴永諭

slide 2222
Verify that RB>1/(RsC3^2Ws^2)

- W% z9 L$ b% S1 r+ `6 P=>說明如下, cmos 負電阻~gmA/Ws^1C1C2
0 B, z! e" e0 }+ t用RB 來biasing 應該要大於1/gmA 電阻
所以RB應該大於1/(RsC1^2Ws^2)
0 V9 X) t8 \4 B) p7 T& b5 i

賴永諭

slide 2222
Verify that RB>1/(RsC3^2Ws^2)

=>說明如下, cmos 負電阻~gmA/Ws^1C1C2
用RB 來biasing 應該要大於1/gmA 電阻
所以RB應該大於1/(RsC1^2Ws^2)

賴永諭

slide 2264 Calculation of gmA

6 U( H' D: Z6 I* Sgmmax 應該是C1WC1/2C3

=>ther/2=gmax/(Ceff x ws)^2可推算出來

賴永諭

賴永諭 發表於 2024-3-4 04:01 PM
6 p2 b) t2 y/ P1 B& O) k1 |slide 2222
6 S4 F' W! c) `7 G+ {* uVerify that RB>1/(RsC3^2Ws^2)

$ x; Y  u- h( l' f6 P! QgmA~ 4RsCL^2Ws^2
and 4WsCL^2/QCS

賴永諭

RIP
8 m7 `0 a6 m1 ^8 }& \
. n0 j' E! s6 MIn Memoriam : Willy Sansen (1943-2024)

; D+ z! V: m. T: n1 K+ E% O+ Z9 chttps://bbs.eetop.cn/thread-968254-1-1.html

賴永諭

Design of Crystal Oscillators
slide 2255補充資料：Two stage ring oscillator analysis
5 H1 M! V! o2 T$ F3 M3 @8 L
https://drive.google.com/file/d/ ... Hq/view?usp=sharing
5 h# P+ V/ C0 W! Z/ j0 G