歡迎參加微處理器知識有獎問答?!

chip123

SoC架構設計師，你認為IP驗證將在哪個層次進行？   凡能針對以上及以下問題提出你選擇、開發過的經驗談「知識」見解，重重有賞RDB！
! T. V' P2 u, h3 c& O2 u
1.SoC設計經常會用到IP硬核。請問硬核生產一般採用哪些工藝？
, f; m/ t- ]! x% l3 ]/ X: }a. 0.13 nm G TSMC
b. 0.18 nm SMIC
c. 0.18 nm TSMC
  F6 L& F- @. Vd. 以上全部

2.對於想把MIPS內核集成進一個可擕式設計的SoC架構設計師來說，什麼是他最主要的考慮因素？
a. 性能
- S* t* J! T. C/ Jb. 面積(價格)
c. 功耗
6 k2 U0 C- ~+ T- f4 [8 Dd. 以上全部

3.MIPS維護哪種RTOS核？
a. VxWorks
5 d- h, ?1 ]) }) k/ Ub. Windows CE
c. Linux
d. Nucleus
- J& M* _& J) d2 D( \2 u  ~% V
4.一半以上的SoC開發系統成本消耗在哪里？
8 j4 S( M% @3 B" qa. 架構
2 j- C  }) R' K4 B+ e& a( tb. 驗證
c. 軟體
d. 確認

jimy

1. 現在成熟的製程應該都是用0.13~0.18了. 所以除了價格外應該沒什麼區別
; m& E7 h, I( q7 n6 u& m; n% Q2. 我想對一家設計公司來說, 面積價格應該才是最重要考量吧.
3. 沒用過 MIPS
1 i# |6 W$ s8 B, ~" K, Q# b8 c4. b 吧. 我想不只SOC, 所有的設計都是吧

september03

1. 早就該 0.13um了. 0.18um 已不符成本了.
% g9 m- a, W5 l% n, I5 M: G6 X這個題目單位還弄錯, 應該是 0.13um or 130nm.

8 D% I9 ?- S" |! f& f6 Q2. 這題目是雞生蛋 蛋生雞的問題.   
  功能少自然Die size 就小, 功耗也就低.
  同樣的製程 縮小面積的方法有很多. 量大就會划算.
重點在可擕式
  可擕式的SOC 功耗必須很低, 否則再便宜也沒人要.

3 OS 最常見的是 Linux or Linux like. 如uClinux, eCOS.
$ ]# Q& B. s: v- p9 K; T  g' @ Nucleus and Vxworks 也不少. but need royalty.
別忘了還有 WindRiver

. D+ g, F0 j" K7 l9 o4. 當然是驗證. Test plan 也是一家公司的 KnowHow.

stanlly9

1. 0.13um製程
5 A/ K- R' r2 e6 n7 `2. c. 我認為可攜式產品功能只要到位即可，因此功率消耗(續航力)將會是主要賣點。
1 p6 h4 V2 X3 n  _3 M' l  D9 r3. Linux
2 l, i! ~& `( K0 E6 u0 u& ^: O& W4. b.驗證
因為SoC Design的發展具備一定的難度，因此Design flow
9 ?) v. U5 C! \2 `2 x# Q' C! S& o也由傳統的Waterfall Model轉換成為Sprial Model
& [2 n4 ^$ T% C+ Z必須要同時再多的Level做設計、驗證的工作
如此才可以降低開發中一次iteration的iteration bound
(iteration泛指當某個flow出了錯之後要 回到某步驟重新來過)