Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
樓主: ywliaob
打印 上一主題 下一主題

[問題求助] 請問一下有關Tanner的教材

  [複製鏈接]
21#
發表於 2007-9-27 23:25:51 | 只看該作者
問題終於解決囉且畫完一個DRC通過的反相器,真的非常謝謝 大大您^^
' V  U* G* L) n; I4 K; b$ U畫的過程中也了解錯誤訊息表達的意思,cadence  tools 畫完layout再跑calibre的DRC 其錯誤訊息 反而只能看懂部份文字而已,這一點反而 L-EDIT   DRC較容易理解  合適初學者 捏><) d' g$ p! [) N- O
另外因為小妹是從大陸網站下載軟體地,所以那些說明檔全沒附給我.... 無法看說明。
6 P, L( B. S" S所以當然也沒有T-SPICE的說明檔,而小妹自已借台科大 出版社的書來研究,只是裡面對於power 的測量並沒寫清楚怎設 捏?  power有2項參數設定; 1項是輸入要測量的時間、1項是提供電源名稱。
4 {" k* }) O; w# S但"電源名稱  "  小妹實在不知怎設 ...  跑spice一直  這項指令錯誤, 我看台科大及謝永瑞的書都沒寫清楚怎設捏.....
. S& }; E6 g/ ]# e至於廖預評的書 暫時借不到,所以能麻煩大大  有空時 再回答 這點好嗎  謝謝你囉^^
22#
發表於 2007-9-28 04:58:20 | 只看該作者
謝謝你~~去望逛看什麼網站~~~~  ^^
23#
發表於 2007-9-28 10:51:34 | 只看該作者
小妹對於lvs使用上也有問題想請教,因為出現錯誤訊息 不知為何無法跑!
, O* r& g# {7 u. G' p訊息:the file is binary,LVS can not perfrom iteration+ H- X& l! z4 e9 W! G+ F8 P
-----------------------
* p: K# O2 S5 t不懂為何說我檔案是2進制檔不能重覆執行.....* o8 w. m+ q4 P& W% y/ \
我在LVS Setup 設定畫面中( B- d/ ~" l8 t4 F- J- d9 d, {
layout netlist項: 選擇 .spc檔(佈局後轉出的netlist檔,並且"只"加入include命令,其中去掉模型檔案路徑且改成單引號 包住), N/ d& G+ s1 r, Y9 @
. u, ~: M; w7 J% o
schematic netlist項:.sp(L-EDIT轉出的netlist檔,並且"只"加入include命令,其中去掉模型檔案路徑且改成單引號 包住)
$ f3 N) o8 v0 v4 |0 J5 M0 ~+ N% l3 K
output file項:就隨意選擇1個存放目錄 自已命名 要儲存的結果檔名 .out
- V  _" D) e/ R* D% @( s* E/ e3 {) F----------------------------------------
/ m( U' d% Z2 P/ A& O然後跑LVS 則出現如此錯誤訊息  不知為何?0 Y" Y: D& i* q4 ]) I# z
我也試過將模型檔案  和.sp  及 .spc  三個檔案複制到  LVS目錄 避免LVS執行時找不到file  但也沒用!
) J' n  s6 s/ M: E' I1 J所以能麻煩有大大  可否告知我 這是什麼原因  謝謝唷^^
4 L& j0 |" f; r) @因為我大略只剩LVS 還不會使用 ^^
24#
發表於 2007-9-29 21:00:45 | 只看該作者

回復 21# 23#的帖子

把相關command and netlist貼上來,幫你看...7 j, N) B) y( m3 A3 O: ^2 }3 |3 o5 @
& G( [( g5 `0 D* v% H$ h) `
[ 本帖最後由 m851055 於 2007-9-29 09:01 PM 編輯 ]
25#
發表於 2007-9-29 22:34:21 | 只看該作者
謝謝!
3 n! z: ^! K* T" E- X我的S-EDIT轉出的netlist檔名為INV.sp     ;     大寫檔名
; [4 Q; _# u+ g1 G3 a  ]% M        L-EDIT轉出的檔名為inv.spc ;  小寫檔名5 d: H7 }/ I: g3 Y3 o1 i" b6 Z4 P; t
2個檔案存放位置在LVS資料夾下;
1 [& e1 t3 }( Q9 }) H1 YINV.sp   netlist及我加入的command如下:-----------------------------------------------------0 d- B: J+ g" H6 N! d$ Z3 i( `. S+ _" f
* SPICE netlist written by S-Edit Win32 7.03
" u+ C' ?9 [( q! U0 `! h* Written on Sep 29, 2007 at 22:01:15; a. n+ u+ u$ }$ U- B8 j$ U
6 C1 p8 g  n4 b% ]7 o
* Waveform probing commands
4 [! z+ R: N- u1 O& s.probe
( `( k5 Y, L9 z" W# U/ V6 t9 z.probe noise dn(*,TOT)
; x- Z+ E% k3 b  m; p: ~.acmodel {*}( M1 }6 H3 B  S0 D
.options probefilename="C:\Documents and Settings\Administrator\桌面\tanner完整版\TSpice70\INV.dat"
# b  z6 I/ H  h7 h6 y& ]/ P9 n+ probesdbfile="C:\Documents and Settings\Administrator\桌面\tanner完整版\S-Edit\59513042\基本閘.sdb"
" ~  R6 ?4 p4 e( c9 W. E1 C+ probetopmodule="INV") _0 }/ R) Z1 e/ V# q1 U
.include 'ml2_125.md'
0 l& R2 L+ s# d
0 x% W) L) }+ k+ R; B# c* Main circuit: INV& ]' e/ j9 F( R/ |
M1 Y A Gnd Gnd NMOS L=2u W=5u AD=66p PD=24u AS=66p PS=24u   f0 c4 s" x- m+ J8 {+ S3 E
M2 Y A Vdd Vdd PMOS L=2u W=10u AD=66p PD=24u AS=66p PS=24u
) t: `: ~  |( d4 j) e. H* End of main circuit: INV
5 J  [" r5 x7 C* M0 R9 C3 n----------------------------------------------
2 x* t/ N! @7 F0 [3 \& C- T9 Z我只在裡面加入.include 'ml2_125.md'         這一行令命而已 。
, o3 ?" X) n1 u2 N+ B- S$ e( O! `( j7 s0 v. p
inv.spc  netlist及所加入的command如下:------------------------------------------------
' ]0 d. {7 n1 `$ [" B3 e/ V* Circuit Extracted by Tanner Research's L-Edit Version 9.00 / Extract Version 9.00 ;
2 v1 z3 H7 |- q+ Z7 l* TDB File:  C:\Documents and Settings\Administrator\桌面\tanner完整版\LEdit90\59513042\基本閘.tdb
  _0 }; k. B& R0 ~0 r* Cell:  inv        Version 1.15
; q, m4 `' s% E* Extract Definition File:  ..\Samples\SPR\example1\lights.ext
$ t" |; X2 N! ?! [+ k% j* Extract Date and Time:  09/29/2007 - 21:595 i  ^7 D, e* Q* g: S

& k) s4 {5 v1 C$ v$ s. W* q! d* Warning:  Layers with Unassigned AREA Capacitance.& L: ]( C+ H' W  ?! `
*   < Base Resistor ID>
5 x( `3 z8 I0 v& I- t8 A. G*   < Diff Resistor ID>" \1 M! D0 w# ~3 [: F
*   <N Diff Resistor ID>
: R) \) D/ @) q' }; a8 R$ ]9 s*   <oly2 Resistor ID>
$ G& a2 n7 P) p3 R: v; J*   <oly Resistor ID>0 Q- U6 N8 ^/ h6 z
*   <MOS Capacitor ID>
2 X9 I# X5 o9 k0 w5 _6 A/ S6 V*   <NMOS Capacitor ID>" [6 y' ~. j( L% O( a, L
*   <N Well Resistor ID>
: u- `  D+ j4 A4 o) Z5 f* Warning:  Layers with Unassigned FRINGE Capacitance.2 E% h$ b+ W/ x# x* j7 i' u* g, ?9 B
*   < Base Resistor ID>7 j8 ?- b4 d0 H" [2 |  U' G
*   < Diff Resistor ID>
: s" \7 J# X8 d*   <N Diff Resistor ID>
4 g/ y3 a: x5 W0 ?+ r6 L- l* C) P*   <oly2 Resistor ID>
& E8 h: D7 ]  R# t( O*   <oly Resistor ID>
& x3 _3 k2 n! A" b*   <MOS Capacitor ID>
0 ]1 J$ g- m' H! d*   <NMOS Capacitor ID>, }- h+ |8 f. ^& S
*   <oly1-Poly2 Capacitor ID>" S" Y) @5 ?9 l, j8 H
*   <ad Comment>
5 `0 \  M0 V+ Z( {7 {. t; m*   <N Well Resistor ID>
( }) L: G" \+ T. r5 Y% l4 u* Warning:  Layers with Zero Resistance.
; f& ?3 f) j* F$ s: A, r6 M$ k*   < Base Resistor ID>: M9 H- N3 S3 ^) ?, E
*   <MOS Capacitor ID>/ l* p1 }' U) X) _  d# G: \
*   <NMOS Capacitor ID>- K3 _0 G0 o+ ?: V, N: R. [# c% |
*   <oly1-Poly2 Capacitor ID>" u2 h, Z) P3 a; c( s5 b7 v' b
*   <ad Comment>6 D7 ^# w& _0 b, o" S7 v

; V" j: Z* P1 e/ b- a* NODE NAME ALIASES
( m0 D* S+ ^: r9 D, ]*       1 = A (4.5,-6)2 n: u2 K+ Q  o* |+ C
*       2 = Y (17,-5.5)
; j2 W  C; f% V7 ?& p5 e  a* I*       3 = GND (21,-23.5)
, x6 m: o; l% b5 M" M& n*       4 = VDD (21,17)# P  z! z- e9 q+ }8 g) @

- j5 z3 |% e, S: D* Z.include 'ml2_125.md'# d/ \: @, T9 c9 ]
M1 Y A VDD VDD PMOS L=2u W=9u
1 [! Y  l1 E/ C% I) C" o; M* M1 DRAIN GATE SOURCE BULK (14 1 16 10) 0 A1 B% [/ B( ^* d/ S
M2 Y A GND GND NMOS L=2u W=5u
$ v7 `5 }+ ]6 [- ]9 U* M2 DRAIN GATE SOURCE BULK (14 -14 16 -9)   a4 Z5 ~5 T5 ]- l, B2 L

8 T+ T/ k3 W* Q: `* Total Nodes: 4
: x. A: r/ L- o* Total Elements: 2. B% \+ m2 ]! ~( z# R/ v
* Total Number of Shorted Elements not written to the SPICE file: 01 ^; L! ~; J/ }& ]( X5 |$ ]/ l# L
* Extract Elapsed Time: 0 seconds
2 g# B" S8 N# w* n, e4 F% l! w# q  p.END' s* ~  r# P5 a% R0 Q+ _
----------------------------------------------
4 h+ _; J- d2 w! \! T我也只加入.include 'ml2_125.md'  這行命令而已* V) }' ~* B1 G! o* A) K$ ?6 N

1 E- p% V7 a7 ]1 t* ]) @) X- ]# _# \3 o
麻煩大大有空時 看一下唷   ,在此先謝謝您^^% C1 d8 n8 m- ]9 K$ ?  y1 c

/ [" @1 ]# W, f7 n2 H* ^  s# x# C[ 本帖最後由 君婷 於 2007-9-29 10:36 PM 編輯 ]
26#
發表於 2007-9-30 08:06:57 | 只看該作者
schematic change for
+ {% d! z% g) B1 T4 }* Main circuit: INV5 [2 a  E- n4 d/ y: ^4 X* Q
M1 Y A Gnd Gnd NMOS L=2u W=5u AD=66p PD=24u AS=66p PS=24u / j, x" V- [+ j& s- K# I
M2 Y A Vdd Vdd PMOS L=2u W=10u AD=66p PD=24u AS=66p PS=24u
7 u! J0 h6 y* o( b* End of main circuit: INV" W9 Q, P" `: e$ m9 f; u" W$ E8 l

/ F$ F* L. @8 g9 @/ h# ?' qlayout command .include 'ml2_125.md' delete
27#
發表於 2007-9-30 23:31:52 | 只看該作者
您好   B( d4 v* U0 ^% k* E
您是指schematic轉出的netlist 檔中  ,其中加入的.include 'ml2_125.md' delete 還要再加delete 指令,而我試過沒有空格開來 都仍一樣錯誤訊息無法跑。
0 j# g. F% _$ F% l; G# b- O  C/ Y我現在不知是不是自已跑LVS有設定上的錯誤,我操作方法如下:
5 q: ~/ D4 x, ]+ F/ p4 k9 A% ~, e4 O0 G( t" |, T
開啟新檔、LVS setup,在input畫面中的layout netlist選項  選擇inv.spc
8 V: Z5 H: c9 x; t+ V                                                               schematic netlist選項  選擇INV.sp
1 h; E! S& O7 W% b, F                                           在output畫面中output file選項打勾並輸入要轉出檔案的存放路: o; H0 i% |7 Y( C0 @& ?: r6 u$ i
                                                                                                                          徑與檔名     .out
# `1 Z) a- R9 L. W) ?/ i. {" A* S6 }! `4 c# v
                                            overwrite  existing  output   files 也打勾
9 O! E+ y3 ^3 A; h最後直接執行F5 來RUN  
5 F4 B+ ]! P" X3 N2 E* v2 T6 f8 a# c; T
不知是不是操作上有誤  ,是的話麻煩糾正   謝謝喔^^
28#
發表於 2007-10-1 22:30:11 | 只看該作者
將電路 netlist只留下
8 X" o) L0 y* ?9 w1 h& Y; g* Main circuit: INV
+ o" q. a" `  E# cM1 Y A Gnd Gnd NMOS L=2u W=5u AD=66p PD=24u AS=66p PS=24u ' K* t) O; h) o+ Y( T
M2 Y A Vdd Vdd PMOS L=2u W=10u AD=66p PD=24u AS=66p PS=24u1 y0 P9 v- }1 {# }8 t8 @+ i% K
* End of main circuit: INV3 h" U7 P7 h! v5 k- n8 s
9 s7 N# q3 M" u
layout刪除
0 r1 V3 j9 d' F. ~" } .include 'ml2_125.md'
29#
發表於 2007-10-2 23:35:46 | 只看該作者
正開始學這個程式
9 x5 U4 ~* d+ t0 g目前還不知道要怎麼用4 s0 k* ?) D/ _6 `: P$ T
希望這個教材有用
30#
發表於 2007-10-2 23:53:07 | 只看該作者
謝謝m851055的協助^^1 G, }0 y, o/ J, ~0 P3 h  n
小妹目前tanner tools 全部流程的基本操作(除進階設定外)已懂得如何 畫電路圖及符號及佈局圖和跑spice到轉出gds檔 結束!
% I, Y: y* I# s" O小妹花1個禮拜的時間看台科大出的 T-SPICE及L-EDIT 2本書 ,再加上謝永瑞一本,終於學會第2套tools基本的使用,同時L-EDIT 中跑DRC的design rule 說明的很清楚 那邊的材質有什麼佈局上的錯誤,目前就僅差在LVS錯誤訊息不太會看!
7 }: X# N9 \3 Y( ~: G/ \9 ]5 H" ]# ^5 y0 q* s: C- }
學了2套tools後 ,想對樓上的黑天使說,tanner tools 真的對初學者很容易學習,只要你先了解書中介紹的s-edit及L-EDIT的檔案架構先,接著再照台科大教科書操作  很快就能了解 整過流程!
  W1 D4 p& J0 p) g因為tanner tools的教科書 其實寫的很齊全,但反而身為主流之一的cadence tools卻只有唐經洲一本繁體教科書有教實機操作過程,而趙敦華的寫的很簡略!
1 b2 |" e& \# R$ Z+ }9 _9 P- I& Y8 H: @8 c- f
小妹僅希望 會有作者願意像tanner tools的作者一樣  肯寫本更詳盡的繁體書,甚至介紹cadence 的command file如何撰寫,這樣大家不就可以像學tanner 一樣 邊自修邊問人嗎^^; ]! f3 s4 f& O8 d) E
唐博士的繁體書已算是初學者內心必讀聖經  貢獻良多,希望還有第2本以上初學者聖經 ><  S' b! o3 k5 K2 n3 `) H" ^. e! f
大家就不用花錢特地去培訓....
31#
發表於 2007-10-12 09:43:47 | 只看該作者
Hi,; j- N" K+ `7 Z) _7 W5 g8 r( Y
5 d( ~0 R" ~3 e4 f0 F% Y
CIC有出一tanner的pdf檔,檔案名稱為:Full-Custom IC Design Flow for PC (Tanner)
32#
發表於 2007-10-13 23:14:17 | 只看該作者
我是一個LAYOUT的菜鳥......" G! R- f. m" d6 P1 _0 ~
. ^; H9 O0 u' z6 Q, v! }9 X
謝謝各位學長們的資料了; ], u8 P' P" N* h& {
  i( v' G0 w6 ^; @. }1 O6 y3 d( \
謝謝
33#
發表於 2007-10-15 10:12:09 | 只看該作者
m851055大大1 H9 d( I8 l- M
請問一下 不知為何跑T-SPICE 按下RUN鍵後卻出現錯誤訊息:
+ ]. Z( y" H% N) j5 ucould not run simulation.1 W) i8 g# q( V6 w" s2 n1 L% z! Y
please check your  dependencies.
3 i, k$ Q" q3 b2 l+ T: L4 s然後出現過一次後下次再按run 之後皆沒跑模擬的訊息,最下方的狀態列中 該檔案的status顯示- i: s6 y/ Q8 q! o
queued 的狀態。" G0 |3 e# o# U3 o6 M' ~6 h
不知是那裡有問題  跑T-SPICE時都直接出現queued 的狀態 ,過程中並沒跑SPICE的訊息
5 a7 |9 |$ I( P, w+ O! f8 x+ w6 W" o6 {. T
麻煩有空時 能回答一下嗎   謝謝唷^^
34#
發表於 2007-10-15 12:03:47 | 只看該作者
抱歉 已解決了!. Y/ ?' W! a. P% U4 v
僅是小妹在T-SPICE 環境設定上的錯誤 才發生此問題!  不打擾大大了 謝謝^^
35#
發表於 2007-10-15 23:34:27 | 只看該作者
完全不懂大大說什麼~~來看看網頁在澆些什麼~~感謝大大的分享
36#
發表於 2007-10-16 06:24:25 | 只看該作者
小妹想請教一下 關於T-SPICE   使用 POWER的量測 設定上不是要設電源名稱和量測的起始、終止時間嗎?9 m/ R, {9 Y+ a+ @2 s, v0 e+ f
但小妹下指令如下:+ o# ~" q) E/ {9 C
.power  vdd 0ns  100ns
3 C) H- V3 T1 X# L3 A1 N2 ]* m0 Q跑完後並沒量測power的訊息,小妹是想請教 電源名稱 那邊是怎設定的?書上只是大略帶過說輸入名稱和時間罷了耶!8 ]6 e/ ^* L5 x9 ?
麻煩 大大們 有空的話 請說明一下 謝謝唷^^
37#
發表於 2007-10-16 22:00:20 | 只看該作者

回復 36# 的帖子

.power vdd Gnd 5.0
% [+ Q" p! T! r6 _3 \4 [' A: i! b5 k5 E! a) c! n
vdd需和電路中之電源名稱相同
& }  q& t9 I. k& v& r7 ]8 i, z# B- @: X
電源一般就如上列所是就可以了9 ]& `/ X) A& q3 m$ E6 d* c
( j( T2 P6 X. d2 Z
[ 本帖最後由 m851055 於 2007-10-16 10:22 PM 編輯 ]
38#
發表於 2007-10-23 20:35:04 | 只看該作者
不好意思喔^^3 Q+ d' J( ]/ a; `
不知可否 請問一下  tanner tools 使用L-EDIT 採用UMC 0.5um製程的範例檔案是什麼檔名?因為學校要等到明年才會開課教L-EDIT 而小妹之前從台科大的教科書中 開啟新的L-EDIT檔案並作基本設定  所套入的範例檔案之設定 乃是2um製程的,因為我看裡面設計規則poly最小寬度為2um。 小妹想請問一下試用版的 裡面有UMC 0.5UM製程的範例檔案   讓你能載入它的製程來進行0.5UM 佈局嗎?
6 l$ l7 g  R. q$ S; U6 o6 C$ p$ E如果各位先進們或是學校正好使用UMC 0.5UM製程的學生們 可以的話麻煩 告知一下好嗎 謝謝唷^^   (老師跟本不說 都說等到下學期開課時就會教你,明年就畢業了 實際上課才3個月)
39#
發表於 2007-10-23 21:41:38 | 只看該作者
我前一陣子也在找這類的書…' ]' @% s, Y' K" j! `5 R" U
圖書館應該會有吧~~可以去找找看!
40#
發表於 2007-11-29 11:41:16 | 只看該作者
原帖由 君婷 於 2007-10-2 11:53 PM 發表 # ]- |0 u. Q. Y9 f
謝謝m851055的協助^^1 R. @7 i/ P' h/ u3 n' r# e
小妹目前tanner tools 全部流程的基本操作(除進階設定外)已懂得如何 畫電路圖及符號及佈局圖和跑spice到轉出gds檔 結束!- V0 F3 p$ q2 P' m+ E( i) B- V  H
小妹花1個禮拜的時間看台科大出的 T-SPICE及L-EDIT 2本書 ,再加上謝永 ...

% a( P5 R+ L* J# Q: O5 d! j6 Z, |: e8 u- e$ F. ]
應該是Cadence 以及Laker等大軟體
6 @# }, }  ]) y. V4 S3 z一般人無法取得個人的license吧XDDD0 h, ~8 U# ]" g2 l& F. N
也就少人寫了
" ]' m$ `  O0 N# Q, Z- r  L* I而學校自己都會有人在training,所以囉~6 j, q( W/ Z2 {7 i8 y& O
書的能見度就相對的減少~
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-6-14 04:26 PM , Processed in 0.144018 second(s), 15 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表