Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
樓主: ywliaob
打印 上一主題 下一主題

[問題求助] 請問一下有關Tanner的教材

  [複製鏈接]
21#
發表於 2007-9-27 23:25:51 | 只看該作者
問題終於解決囉且畫完一個DRC通過的反相器,真的非常謝謝 大大您^^' ^2 ^% K* z8 v8 w  T2 R1 z! f6 {
畫的過程中也了解錯誤訊息表達的意思,cadence  tools 畫完layout再跑calibre的DRC 其錯誤訊息 反而只能看懂部份文字而已,這一點反而 L-EDIT   DRC較容易理解  合適初學者 捏><
) `- i( L8 p( v& d# b: x6 i9 P另外因為小妹是從大陸網站下載軟體地,所以那些說明檔全沒附給我.... 無法看說明。
7 Y' \2 X0 Y& H9 |所以當然也沒有T-SPICE的說明檔,而小妹自已借台科大 出版社的書來研究,只是裡面對於power 的測量並沒寫清楚怎設 捏?  power有2項參數設定; 1項是輸入要測量的時間、1項是提供電源名稱。
2 Q% Y! Y: @/ z但"電源名稱  "  小妹實在不知怎設 ...  跑spice一直  這項指令錯誤, 我看台科大及謝永瑞的書都沒寫清楚怎設捏.....
+ x: \* S2 b' @! x2 P. J5 I0 z# c* W2 t至於廖預評的書 暫時借不到,所以能麻煩大大  有空時 再回答 這點好嗎  謝謝你囉^^
22#
發表於 2007-9-28 04:58:20 | 只看該作者
謝謝你~~去望逛看什麼網站~~~~  ^^
23#
發表於 2007-9-28 10:51:34 | 只看該作者
小妹對於lvs使用上也有問題想請教,因為出現錯誤訊息 不知為何無法跑!& N( W, u0 s! \- Z# B
訊息:the file is binary,LVS can not perfrom iteration
  |: a4 F( D2 {: c: |-----------------------
6 X) t- J5 |  a4 s: T' s& h$ ]不懂為何說我檔案是2進制檔不能重覆執行.....
5 b3 `0 A9 a6 ^  h我在LVS Setup 設定畫面中
" K+ j* h+ s/ K. h2 S9 H: Tlayout netlist項: 選擇 .spc檔(佈局後轉出的netlist檔,並且"只"加入include命令,其中去掉模型檔案路徑且改成單引號 包住)
* n! x# r0 D- F; T: W! M' k; H/ x- P1 h* ~! q
schematic netlist項:.sp(L-EDIT轉出的netlist檔,並且"只"加入include命令,其中去掉模型檔案路徑且改成單引號 包住)  `" r$ {& w# w6 t7 b, j% g/ V
! W! Z! R- i7 d2 `3 V
output file項:就隨意選擇1個存放目錄 自已命名 要儲存的結果檔名 .out% t% @4 _$ H& r$ J# h& M* ]
----------------------------------------
1 n5 H; J4 |/ }! K. q' X2 _然後跑LVS 則出現如此錯誤訊息  不知為何?
" K' B1 Q+ n) y$ q# C1 ^  U我也試過將模型檔案  和.sp  及 .spc  三個檔案複制到  LVS目錄 避免LVS執行時找不到file  但也沒用!
" w3 {1 r4 x9 ~所以能麻煩有大大  可否告知我 這是什麼原因  謝謝唷^^1 j! v" r  [, F- z6 r( p; w  B
因為我大略只剩LVS 還不會使用 ^^
24#
發表於 2007-9-29 21:00:45 | 只看該作者

回復 21# 23#的帖子

把相關command and netlist貼上來,幫你看...
9 h9 U  C7 p* p% O. j8 x, t; r9 m; l8 |1 ]: w
[ 本帖最後由 m851055 於 2007-9-29 09:01 PM 編輯 ]
25#
發表於 2007-9-29 22:34:21 | 只看該作者
謝謝!6 g3 F( s" M/ H3 i, F' |
我的S-EDIT轉出的netlist檔名為INV.sp     ;     大寫檔名
/ S; v: P& ~/ Q% g5 }8 ^% @) I        L-EDIT轉出的檔名為inv.spc ;  小寫檔名& p2 G( j; ]3 c1 N/ x. p! s
2個檔案存放位置在LVS資料夾下;
1 L4 t; m& h* \% {6 L5 R- ?  G4 B! e. z' Z7 aINV.sp   netlist及我加入的command如下:-----------------------------------------------------
) k3 S3 E* x1 q! {! }* SPICE netlist written by S-Edit Win32 7.03
- ^( z+ J7 r: u5 V* Written on Sep 29, 2007 at 22:01:15' V* o- H. m- v* o. f3 U9 n

6 @  Y8 @: N6 d* Waveform probing commands
. p* z) [0 G6 b5 d$ e; T.probe0 P, r" H$ x- _% H
.probe noise dn(*,TOT)
# ^( O% d. U2 E/ J2 ~) s# D.acmodel {*}7 {7 e! t5 [# G) d" t
.options probefilename="C:\Documents and Settings\Administrator\桌面\tanner完整版\TSpice70\INV.dat"
9 N* e$ p( F, C+ probesdbfile="C:\Documents and Settings\Administrator\桌面\tanner完整版\S-Edit\59513042\基本閘.sdb". D' _' M, X3 n2 a3 o! P. u. g9 L6 o
+ probetopmodule="INV"
' h/ v$ f9 U$ O" ]/ ?.include 'ml2_125.md'$ I: G6 a4 p* x! O" g0 J

- A6 r# |0 g7 ]# W0 M* a1 M  r* Main circuit: INV
' x) D1 C. l! s& b8 z/ h% PM1 Y A Gnd Gnd NMOS L=2u W=5u AD=66p PD=24u AS=66p PS=24u
7 O, R8 Q7 y, ]& D" C6 QM2 Y A Vdd Vdd PMOS L=2u W=10u AD=66p PD=24u AS=66p PS=24u* v" y( }, R% J8 r1 ?! v
* End of main circuit: INV
. X( k% i. t" s----------------------------------------------
) Q2 S! n' ~! u1 t, C! ^0 S- \我只在裡面加入.include 'ml2_125.md'         這一行令命而已 。7 V- X9 F5 Y: f4 {- [  R% U
( H% K% a3 p; M2 N
inv.spc  netlist及所加入的command如下:------------------------------------------------
  [# j2 y1 M' N, y; e* Circuit Extracted by Tanner Research's L-Edit Version 9.00 / Extract Version 9.00 ;
. f7 U( U' J. o! M. i9 p* TDB File:  C:\Documents and Settings\Administrator\桌面\tanner完整版\LEdit90\59513042\基本閘.tdb
: l, |6 G# i& d* Cell:  inv        Version 1.15
! l/ O8 e. I6 U$ \1 S! R, W* Extract Definition File:  ..\Samples\SPR\example1\lights.ext4 p# i6 Q9 B2 O1 N( v8 S
* Extract Date and Time:  09/29/2007 - 21:59
9 L6 F, j! V5 S3 w" Q6 \7 \
$ L3 i6 w4 s% I8 ?4 E5 P: Q* Warning:  Layers with Unassigned AREA Capacitance.
; ~+ Z& z! G& T5 ]3 e6 F*   < Base Resistor ID>
4 v+ Y/ k8 f, b1 u7 C4 e*   < Diff Resistor ID>
) c* g, O3 T* y+ u; d*   <N Diff Resistor ID>6 w* v; x' k+ y& b
*   <oly2 Resistor ID>  F0 O' E  h4 F+ w+ {
*   <oly Resistor ID>
0 Y' z6 u5 R9 r3 j4 V*   <MOS Capacitor ID>
: l) S9 z; N2 N. a1 I- E, a*   <NMOS Capacitor ID># X2 q9 z8 O( q* c& a0 w
*   <N Well Resistor ID>
. l3 X: w+ I  D5 K9 {* Warning:  Layers with Unassigned FRINGE Capacitance.; A" g2 X- i, Z" o$ v, B: o
*   < Base Resistor ID>( {; s4 Z3 W  @, O
*   < Diff Resistor ID>
  _$ E& b1 W7 @*   <N Diff Resistor ID>
! r1 b# o. `# y/ U- J; b% N( R*   <oly2 Resistor ID>
6 H" w3 M  D7 k2 {5 G5 r*   <oly Resistor ID>
9 I: x: e# U. }*   <MOS Capacitor ID>- X3 @0 _9 K& g9 s/ C9 A
*   <NMOS Capacitor ID>2 P4 r/ J. b$ K! B& M3 s
*   <oly1-Poly2 Capacitor ID>
5 F' q+ ^7 |2 D* E6 ~" t*   <ad Comment>, i/ \7 p0 k4 w7 G7 F) l
*   <N Well Resistor ID>
+ n' y4 T- B% s! g2 k* Warning:  Layers with Zero Resistance.! ]# D8 @7 ^3 {4 j' f4 ?
*   < Base Resistor ID>% l( m3 q5 L& E. T
*   <MOS Capacitor ID>, s) Y" k6 L" I$ ?5 }7 E, U2 p3 y
*   <NMOS Capacitor ID>
! H* i5 ?1 Y) O2 d% e  l6 S( t*   <oly1-Poly2 Capacitor ID>
! {$ V: Y/ q, G5 N8 |*   <ad Comment>3 B6 o% K; y- N" P, ~4 \8 C

' K/ W' q- A3 c- G! N4 A5 e; T* NODE NAME ALIASES/ M! {: {8 T2 y' r  n
*       1 = A (4.5,-6)0 H! t- d/ T: F- H% P
*       2 = Y (17,-5.5)0 x& P; x/ h# w2 W0 W) `+ l! n% f
*       3 = GND (21,-23.5), G) c' W  ^2 Z9 d) d5 X, D5 u
*       4 = VDD (21,17)
: k* D. g# M5 ?9 q: V' L& ?5 v; S* x! Z- B
.include 'ml2_125.md'
* q" z0 {# L8 P) y7 sM1 Y A VDD VDD PMOS L=2u W=9u
# z5 r, Q% P  ?0 e& k* M1 DRAIN GATE SOURCE BULK (14 1 16 10)
5 V) V6 a' b$ E4 x9 F  qM2 Y A GND GND NMOS L=2u W=5u - d, D4 [3 _8 R+ E: Y& @% i
* M2 DRAIN GATE SOURCE BULK (14 -14 16 -9)
3 f' J: \- x; S5 Q- Q2 t" V) F) M$ h+ o( J# g' n, O( W# T
* Total Nodes: 4
% Q& h( {9 ]0 Y6 f! H& e" W5 _- O0 h" Z* Total Elements: 2
( h' |! n3 x; L; k- l: X1 ^* Total Number of Shorted Elements not written to the SPICE file: 0& w' d: K# i" O, L+ n: z1 N
* Extract Elapsed Time: 0 seconds! X; ?6 l! M7 _' z
.END
$ Y. d4 y7 v' q. b$ N. n" Y( u----------------------------------------------) ?& \9 ]) u( r/ i+ K
我也只加入.include 'ml2_125.md'  這行命令而已
; ?6 E0 O# H  ]. G; H& i( ]% p
1 q  a6 ]4 \2 n; \% @2 R: t- A3 ?+ ]
麻煩大大有空時 看一下唷   ,在此先謝謝您^^0 F1 S* p" Q, @- T4 ^: ?0 S

1 x( [7 ]4 `* O7 d# s[ 本帖最後由 君婷 於 2007-9-29 10:36 PM 編輯 ]
26#
發表於 2007-9-30 08:06:57 | 只看該作者
schematic change for
) E/ z; z7 K/ }7 Y* Main circuit: INV
5 u9 Z+ H  S1 g2 y- \: o4 [M1 Y A Gnd Gnd NMOS L=2u W=5u AD=66p PD=24u AS=66p PS=24u
. y4 E" O' j' T) L0 t+ o' [M2 Y A Vdd Vdd PMOS L=2u W=10u AD=66p PD=24u AS=66p PS=24u
  x, e0 s9 n  R# Y9 o* End of main circuit: INV
; O# n4 n/ l; p$ A, z% U" c! G+ O5 {# w  }9 z) y/ I# C- P- O( L
layout command .include 'ml2_125.md' delete
27#
發表於 2007-9-30 23:31:52 | 只看該作者
您好 ( j* T9 A  o7 \2 J1 o
您是指schematic轉出的netlist 檔中  ,其中加入的.include 'ml2_125.md' delete 還要再加delete 指令,而我試過沒有空格開來 都仍一樣錯誤訊息無法跑。
' Y' t+ u4 L( v' H# G我現在不知是不是自已跑LVS有設定上的錯誤,我操作方法如下:: r& Y" `2 v8 }, t# c5 k
7 j# t! m2 X3 V1 C8 T" _
開啟新檔、LVS setup,在input畫面中的layout netlist選項  選擇inv.spc
' R. M- u% W! z& J                                                               schematic netlist選項  選擇INV.sp
1 \1 J  Q. ~7 ?# b1 w                                           在output畫面中output file選項打勾並輸入要轉出檔案的存放路* w1 c1 K5 S5 [6 Q
                                                                                                                          徑與檔名     .out: N- D& ^" M& ^+ @% X# S$ w

7 U1 H8 L) u" I                                            overwrite  existing  output   files 也打勾5 {. V' o: ~% O+ B3 |0 i4 P
最後直接執行F5 來RUN  2 W, k0 g( l  i" H

: {) D* X; P; Z6 N' Z. t7 Q不知是不是操作上有誤  ,是的話麻煩糾正   謝謝喔^^
28#
發表於 2007-10-1 22:30:11 | 只看該作者
將電路 netlist只留下
. i( C1 t, }6 N' m$ y* Main circuit: INV
2 y6 a0 Z  H/ a- NM1 Y A Gnd Gnd NMOS L=2u W=5u AD=66p PD=24u AS=66p PS=24u - w5 f0 w; w% R3 l
M2 Y A Vdd Vdd PMOS L=2u W=10u AD=66p PD=24u AS=66p PS=24u
9 X- x% E; T  u. |" G* End of main circuit: INV3 W# D( }4 P: {6 a7 q- U
) H6 `* B5 d5 I! J* h
layout刪除
! r' p" v) b& e .include 'ml2_125.md'
29#
發表於 2007-10-2 23:35:46 | 只看該作者
正開始學這個程式
8 f6 |- ?; k( o' C* G% S5 r) f3 d目前還不知道要怎麼用7 y! M( j5 \5 x, \5 ]
希望這個教材有用
30#
發表於 2007-10-2 23:53:07 | 只看該作者
謝謝m851055的協助^^3 R" ~9 i" X) e* B
小妹目前tanner tools 全部流程的基本操作(除進階設定外)已懂得如何 畫電路圖及符號及佈局圖和跑spice到轉出gds檔 結束!3 Y9 y! b! V9 j! E
小妹花1個禮拜的時間看台科大出的 T-SPICE及L-EDIT 2本書 ,再加上謝永瑞一本,終於學會第2套tools基本的使用,同時L-EDIT 中跑DRC的design rule 說明的很清楚 那邊的材質有什麼佈局上的錯誤,目前就僅差在LVS錯誤訊息不太會看!
8 B) p; P' ~( Q9 E. F0 o" X( R3 }3 @0 r9 [
學了2套tools後 ,想對樓上的黑天使說,tanner tools 真的對初學者很容易學習,只要你先了解書中介紹的s-edit及L-EDIT的檔案架構先,接著再照台科大教科書操作  很快就能了解 整過流程!: x, u1 Y2 b9 q" d1 j5 y4 ^& Z
因為tanner tools的教科書 其實寫的很齊全,但反而身為主流之一的cadence tools卻只有唐經洲一本繁體教科書有教實機操作過程,而趙敦華的寫的很簡略!
+ X% r( ?! y# o  j
8 w! X" [  T6 n: M% ^小妹僅希望 會有作者願意像tanner tools的作者一樣  肯寫本更詳盡的繁體書,甚至介紹cadence 的command file如何撰寫,這樣大家不就可以像學tanner 一樣 邊自修邊問人嗎^^8 U$ d2 ?7 A& ]; L: }- g, b4 h
唐博士的繁體書已算是初學者內心必讀聖經  貢獻良多,希望還有第2本以上初學者聖經 ><% B) c6 x9 N" _1 a$ U" }9 X
大家就不用花錢特地去培訓....
31#
發表於 2007-10-12 09:43:47 | 只看該作者
Hi,0 \! K' F( Y, W" j! g5 y

! ?% @0 ^! f) j6 {' R  g! W6 `CIC有出一tanner的pdf檔,檔案名稱為:Full-Custom IC Design Flow for PC (Tanner)
32#
發表於 2007-10-13 23:14:17 | 只看該作者
我是一個LAYOUT的菜鳥......
' b& ~& e, Q( D% ]& K" L0 I7 u8 _+ E( T2 _- Y' \# l6 P/ K" L
謝謝各位學長們的資料了
# }: N( R/ _; o8 U% w" n5 X' H8 `& k! ?7 P! @8 g, j
謝謝
33#
發表於 2007-10-15 10:12:09 | 只看該作者
m851055大大, F4 p( ~, i7 L: G. P
請問一下 不知為何跑T-SPICE 按下RUN鍵後卻出現錯誤訊息:3 u# }: r- g0 {
could not run simulation.
9 z. k& x: ?8 T( a$ @) zplease check your  dependencies.
- H# R7 u4 H0 r/ w  w1 C4 @" D然後出現過一次後下次再按run 之後皆沒跑模擬的訊息,最下方的狀態列中 該檔案的status顯示
  B7 ]5 k: m9 jqueued 的狀態。% v  ~/ Y7 @( B! R. n5 }' {$ D
不知是那裡有問題  跑T-SPICE時都直接出現queued 的狀態 ,過程中並沒跑SPICE的訊息, Z/ c) R. L  W- k( f( T( u9 i
, Y; A) T8 }  U
麻煩有空時 能回答一下嗎   謝謝唷^^
34#
發表於 2007-10-15 12:03:47 | 只看該作者
抱歉 已解決了!/ C( U0 p! K$ F; j( M
僅是小妹在T-SPICE 環境設定上的錯誤 才發生此問題!  不打擾大大了 謝謝^^
35#
發表於 2007-10-15 23:34:27 | 只看該作者
完全不懂大大說什麼~~來看看網頁在澆些什麼~~感謝大大的分享
36#
發表於 2007-10-16 06:24:25 | 只看該作者
小妹想請教一下 關於T-SPICE   使用 POWER的量測 設定上不是要設電源名稱和量測的起始、終止時間嗎?
1 p* L! [; F/ s6 M( r$ `, H4 Y但小妹下指令如下:
/ ^# q9 \% R* ], w! F# J.power  vdd 0ns  100ns0 ~$ o& p& X& A. n  S  O
跑完後並沒量測power的訊息,小妹是想請教 電源名稱 那邊是怎設定的?書上只是大略帶過說輸入名稱和時間罷了耶!
, Q4 X3 |9 {" X# L' N/ Y6 s0 Y麻煩 大大們 有空的話 請說明一下 謝謝唷^^
37#
發表於 2007-10-16 22:00:20 | 只看該作者

回復 36# 的帖子

.power vdd Gnd 5.0
3 o+ N! r3 T: }2 ~
* c9 _! I0 R- X; m, wvdd需和電路中之電源名稱相同0 |1 `8 e% A' k3 I4 x* s; S

/ a- B2 [7 H( Z) |, o5 b電源一般就如上列所是就可以了1 D* L  s% t+ v0 ]
6 p3 s4 f! F$ e
[ 本帖最後由 m851055 於 2007-10-16 10:22 PM 編輯 ]
38#
發表於 2007-10-23 20:35:04 | 只看該作者
不好意思喔^^
3 x+ G. P* c8 x4 S* ]6 a不知可否 請問一下  tanner tools 使用L-EDIT 採用UMC 0.5um製程的範例檔案是什麼檔名?因為學校要等到明年才會開課教L-EDIT 而小妹之前從台科大的教科書中 開啟新的L-EDIT檔案並作基本設定  所套入的範例檔案之設定 乃是2um製程的,因為我看裡面設計規則poly最小寬度為2um。 小妹想請問一下試用版的 裡面有UMC 0.5UM製程的範例檔案   讓你能載入它的製程來進行0.5UM 佈局嗎? $ t9 ~. v2 s+ {9 m7 L& A# y$ H% L
如果各位先進們或是學校正好使用UMC 0.5UM製程的學生們 可以的話麻煩 告知一下好嗎 謝謝唷^^   (老師跟本不說 都說等到下學期開課時就會教你,明年就畢業了 實際上課才3個月)
39#
發表於 2007-10-23 21:41:38 | 只看該作者
我前一陣子也在找這類的書…1 q) n+ L2 M8 A+ z3 L  E
圖書館應該會有吧~~可以去找找看!
40#
發表於 2007-11-29 11:41:16 | 只看該作者
原帖由 君婷 於 2007-10-2 11:53 PM 發表 - `9 u, |0 }" V# B
謝謝m851055的協助^^
/ \" }) ]) |- U小妹目前tanner tools 全部流程的基本操作(除進階設定外)已懂得如何 畫電路圖及符號及佈局圖和跑spice到轉出gds檔 結束!# I, g4 d0 g. T5 M; d
小妹花1個禮拜的時間看台科大出的 T-SPICE及L-EDIT 2本書 ,再加上謝永 ...
/ n$ r1 L7 i* C7 K

  x3 V- B* F0 Z  }/ x9 `! ]. n應該是Cadence 以及Laker等大軟體
3 ~6 u6 P" [# m' u6 F2 O一般人無法取得個人的license吧XDDD* Z* Q5 Z( T8 u3 K- d4 }0 w! ]
也就少人寫了* K) S- e9 F: n/ Q
而學校自己都會有人在training,所以囉~3 `, z) o" H, o% I3 X9 z
書的能見度就相對的減少~
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-6-15 12:41 PM , Processed in 0.137017 second(s), 16 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表