Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
樓主: ywliaob
打印 上一主題 下一主題

[問題求助] 請問一下有關Tanner的教材

  [複製鏈接]
21#
發表於 2007-9-27 23:25:51 | 只看該作者
問題終於解決囉且畫完一個DRC通過的反相器,真的非常謝謝 大大您^^
4 v1 u; }- C3 Q. D# x5 o: K' S畫的過程中也了解錯誤訊息表達的意思,cadence  tools 畫完layout再跑calibre的DRC 其錯誤訊息 反而只能看懂部份文字而已,這一點反而 L-EDIT   DRC較容易理解  合適初學者 捏><
; w, O) |, [7 D5 |另外因為小妹是從大陸網站下載軟體地,所以那些說明檔全沒附給我.... 無法看說明。% ]! P7 E1 e0 L1 ?# T2 f9 @, K. }9 Z
所以當然也沒有T-SPICE的說明檔,而小妹自已借台科大 出版社的書來研究,只是裡面對於power 的測量並沒寫清楚怎設 捏?  power有2項參數設定; 1項是輸入要測量的時間、1項是提供電源名稱。
0 q+ {- J$ E$ @/ i! F4 F% R但"電源名稱  "  小妹實在不知怎設 ...  跑spice一直  這項指令錯誤, 我看台科大及謝永瑞的書都沒寫清楚怎設捏.....
% u3 L, }4 _8 O4 {至於廖預評的書 暫時借不到,所以能麻煩大大  有空時 再回答 這點好嗎  謝謝你囉^^
22#
發表於 2007-9-28 04:58:20 | 只看該作者
謝謝你~~去望逛看什麼網站~~~~  ^^
23#
發表於 2007-9-28 10:51:34 | 只看該作者
小妹對於lvs使用上也有問題想請教,因為出現錯誤訊息 不知為何無法跑!
1 c" V1 }8 k% U5 _訊息:the file is binary,LVS can not perfrom iteration- _5 [- G+ D# a- r$ w, G: K: m5 E
-----------------------% J8 s2 \3 N, C& i3 p
不懂為何說我檔案是2進制檔不能重覆執行.....0 b0 y9 @+ `3 `* V8 o# a
我在LVS Setup 設定畫面中. v5 S; V8 K0 X$ I/ t( }
layout netlist項: 選擇 .spc檔(佈局後轉出的netlist檔,並且"只"加入include命令,其中去掉模型檔案路徑且改成單引號 包住)3 K- ~1 F/ s! L, K3 m% T' }8 L

7 I) {( V/ R' i$ Wschematic netlist項:.sp(L-EDIT轉出的netlist檔,並且"只"加入include命令,其中去掉模型檔案路徑且改成單引號 包住)
% f6 O6 ]3 R2 r% Z
0 o0 i0 _) a' r2 I1 voutput file項:就隨意選擇1個存放目錄 自已命名 要儲存的結果檔名 .out0 k3 u8 z- U6 o9 o2 m  J$ r
----------------------------------------9 m& c: x4 Z# ^4 S+ n  D5 P
然後跑LVS 則出現如此錯誤訊息  不知為何?
5 g5 {, c  V  {6 w3 I; a我也試過將模型檔案  和.sp  及 .spc  三個檔案複制到  LVS目錄 避免LVS執行時找不到file  但也沒用!
$ R; V  ~/ X/ ?. U. U$ }# v( \所以能麻煩有大大  可否告知我 這是什麼原因  謝謝唷^^2 x7 K! p5 I3 v) G3 F# s
因為我大略只剩LVS 還不會使用 ^^
24#
發表於 2007-9-29 21:00:45 | 只看該作者

回復 21# 23#的帖子

把相關command and netlist貼上來,幫你看...
" f9 \1 T/ v( ]0 b7 h
, o2 e2 s; p4 u/ x/ u, f' c- G4 O[ 本帖最後由 m851055 於 2007-9-29 09:01 PM 編輯 ]
25#
發表於 2007-9-29 22:34:21 | 只看該作者
謝謝!
8 N! L) H, T, _# r4 B7 c. O3 ^! I我的S-EDIT轉出的netlist檔名為INV.sp     ;     大寫檔名' @* j9 n; z9 n9 R; S  N
        L-EDIT轉出的檔名為inv.spc ;  小寫檔名
7 }& w, B3 t& Q( l1 G2 h: k2個檔案存放位置在LVS資料夾下;
+ Y  j2 f- J, a2 M0 SINV.sp   netlist及我加入的command如下:-----------------------------------------------------9 r( G6 l! o6 c- x! _# b& Z0 b
* SPICE netlist written by S-Edit Win32 7.035 ~( B: U$ u; S) E* I
* Written on Sep 29, 2007 at 22:01:152 f6 E$ }7 u1 Q# r& Z0 p5 }

$ n7 ?1 I! w% U$ |+ w* Waveform probing commands
6 G- P$ Y& ^) C6 ], {$ l9 s.probe2 t- r1 C* Z$ [& f
.probe noise dn(*,TOT)
) M# B. s) W$ _2 u) q# m5 Q) f.acmodel {*}
' l. {; W. D7 ^1 ?1 x# a/ r3 o.options probefilename="C:\Documents and Settings\Administrator\桌面\tanner完整版\TSpice70\INV.dat"
% {( s4 R, R: J+ probesdbfile="C:\Documents and Settings\Administrator\桌面\tanner完整版\S-Edit\59513042\基本閘.sdb"
3 J: k5 ]7 Q; Y) B4 U+ probetopmodule="INV"4 |- Z5 Z4 g. U8 ~* Z
.include 'ml2_125.md'
# G( D/ z0 a  S; l0 Y) U
0 M+ z' ]6 T3 E/ T7 k2 M& n* Main circuit: INV
* N7 d% p6 e1 b6 q, l1 o- _M1 Y A Gnd Gnd NMOS L=2u W=5u AD=66p PD=24u AS=66p PS=24u 4 }6 P6 v4 V' ?& ~7 `/ q- J* N" c
M2 Y A Vdd Vdd PMOS L=2u W=10u AD=66p PD=24u AS=66p PS=24u1 o* Y0 {5 {2 s7 t/ i, `
* End of main circuit: INV& |$ \2 ~9 u7 U) @/ D% I% Q8 [7 M
----------------------------------------------: ]# O2 L# ~  z" ]1 g
我只在裡面加入.include 'ml2_125.md'         這一行令命而已 。8 q9 \/ ~* O  @/ g9 b
) r. I$ X0 W# n" s- r+ T/ v
inv.spc  netlist及所加入的command如下:------------------------------------------------
; W) m7 {3 z2 \' D1 x3 k* Circuit Extracted by Tanner Research's L-Edit Version 9.00 / Extract Version 9.00 ;
0 ], ]# U4 M0 k* TDB File:  C:\Documents and Settings\Administrator\桌面\tanner完整版\LEdit90\59513042\基本閘.tdb- e- n! K4 R: H) D5 c# g
* Cell:  inv        Version 1.153 G# {! J6 j# v* x9 C
* Extract Definition File:  ..\Samples\SPR\example1\lights.ext5 y6 K) M" j5 R& N; b+ X1 p( A
* Extract Date and Time:  09/29/2007 - 21:59
: h+ R6 Y3 d4 n
' l& G* v+ |) m; c* Warning:  Layers with Unassigned AREA Capacitance.
6 M4 ^8 z5 N9 t* n*   < Base Resistor ID>9 }* x! E5 d, j" |4 X' [# b
*   < Diff Resistor ID>0 s5 u8 c2 K/ c5 i: l! V+ ^" J' @
*   <N Diff Resistor ID>
; S/ }! p) J! @$ f0 k$ I: q*   <oly2 Resistor ID>7 ]3 n; j7 b) n, T* x. G5 s  x
*   <oly Resistor ID>
. A" k% a$ c0 c*   <MOS Capacitor ID>- q/ F9 E( D7 ^2 C( W9 ?
*   <NMOS Capacitor ID>
4 I# @0 S! }0 z, r# X6 ]*   <N Well Resistor ID>
+ p% t, R& _( s  i+ L* Warning:  Layers with Unassigned FRINGE Capacitance.
; ~7 V2 K2 u, w( ]9 l" ?9 m*   < Base Resistor ID>
4 u3 z! I: j. m8 t2 f( [/ ~*   < Diff Resistor ID>9 [4 k1 p! `, B- R( r! {+ n
*   <N Diff Resistor ID>$ B5 X" w" C4 L
*   <oly2 Resistor ID>8 h' r) o6 V* ?! Z- t; Q
*   <oly Resistor ID>
1 p: ~, g) d; H2 ^7 l*   <MOS Capacitor ID>2 v# \2 [, S( N# m- F
*   <NMOS Capacitor ID>
/ A- G' K+ {0 \. l- o% A*   <oly1-Poly2 Capacitor ID>
4 D* e6 u$ w' j*   <ad Comment>7 H4 c  w/ D# w) A, G( j
*   <N Well Resistor ID>
* U# W" {& s9 G' P* Warning:  Layers with Zero Resistance.  p& P+ @. f' i2 k) w; H- v
*   < Base Resistor ID>" _4 O0 C1 [7 b7 R$ ~: y
*   <MOS Capacitor ID># B" f% x1 {9 V8 p' [4 [
*   <NMOS Capacitor ID>
7 {1 m9 S- q6 f8 H*   <oly1-Poly2 Capacitor ID>+ O1 F5 O0 b: [2 q8 ?+ O
*   <ad Comment>) y0 m- q; e3 x4 e% \/ J4 Y* X
& x$ H0 t, T9 I  B" [! D
* NODE NAME ALIASES$ p- N2 r: c; C* r5 ]# u' i
*       1 = A (4.5,-6); R1 t+ _1 y: O2 f
*       2 = Y (17,-5.5)8 l; Q# ?! v9 N! n) z7 ]. R
*       3 = GND (21,-23.5)
$ K) Q. l, e4 {2 r+ Q# R*       4 = VDD (21,17); n7 w- h3 ^0 r- X2 o3 `
$ w% S8 G4 p2 n) `( H: y: Z  L
.include 'ml2_125.md'
. d/ {) q0 z6 ~/ ^M1 Y A VDD VDD PMOS L=2u W=9u % e0 R4 D8 ?6 e
* M1 DRAIN GATE SOURCE BULK (14 1 16 10)
% K/ j  p% {3 [) P& H/ V- F: x) PM2 Y A GND GND NMOS L=2u W=5u . u" J) e8 @+ j, e6 z2 a0 X( s
* M2 DRAIN GATE SOURCE BULK (14 -14 16 -9) 4 Y# f) e2 a& K4 i+ @

' U9 Y* p7 T7 M* Total Nodes: 4
3 p  t  R& V& @: `, R1 E& v9 {% m* Total Elements: 2
5 `6 r  U* y/ G6 d/ ]* Total Number of Shorted Elements not written to the SPICE file: 0
. K' t' T- b( M5 y8 J# w/ `* Extract Elapsed Time: 0 seconds' {% E; g, M7 c
.END% G7 X" R) j( S* c. H
----------------------------------------------# `# z3 R+ I/ y! w( K9 L  L) t# T
我也只加入.include 'ml2_125.md'  這行命令而已
8 S7 C% A% H  K) G
$ A4 [' m3 f! `. P! g1 y6 T" _2 O4 R7 |
麻煩大大有空時 看一下唷   ,在此先謝謝您^^
+ v& B* X  Z% z
' _1 d- {8 D: [6 y- r" z0 S  W[ 本帖最後由 君婷 於 2007-9-29 10:36 PM 編輯 ]
26#
發表於 2007-9-30 08:06:57 | 只看該作者
schematic change for
" p" \2 d5 @% E9 p. |# P0 Z* Main circuit: INV
& J" G+ v7 F# a$ h0 a7 \' F: {  V  h, K- X8 {M1 Y A Gnd Gnd NMOS L=2u W=5u AD=66p PD=24u AS=66p PS=24u
, t5 Z6 W$ f9 f. G5 N0 G& ^0 ZM2 Y A Vdd Vdd PMOS L=2u W=10u AD=66p PD=24u AS=66p PS=24u
. M+ ~! [( R/ l: o& L$ H* End of main circuit: INV, R: v% L0 L3 [% y% w* B
; P, O; m- }) |! `- \
layout command .include 'ml2_125.md' delete
27#
發表於 2007-9-30 23:31:52 | 只看該作者
您好
" t1 w+ m' O1 b您是指schematic轉出的netlist 檔中  ,其中加入的.include 'ml2_125.md' delete 還要再加delete 指令,而我試過沒有空格開來 都仍一樣錯誤訊息無法跑。3 v8 W7 d. Q! V' {% h- C
我現在不知是不是自已跑LVS有設定上的錯誤,我操作方法如下:
8 o3 {, m* W" T# l
$ s1 \4 v' {4 Y: t3 r; V- e開啟新檔、LVS setup,在input畫面中的layout netlist選項  選擇inv.spc& n- s1 i$ B' A
                                                               schematic netlist選項  選擇INV.sp1 N+ }6 r1 _  g$ S  Q. U
                                           在output畫面中output file選項打勾並輸入要轉出檔案的存放路# y: U4 l' H2 Y
                                                                                                                          徑與檔名     .out
( ^+ A! S! }  S# b6 e2 f
2 M/ Y  ]* z! \" R% w: ^                                            overwrite  existing  output   files 也打勾
1 T$ ]' N, V5 S& R最後直接執行F5 來RUN  
6 V$ L6 _4 u$ C& y2 V" b" T/ L4 {" c2 q
不知是不是操作上有誤  ,是的話麻煩糾正   謝謝喔^^
28#
發表於 2007-10-1 22:30:11 | 只看該作者
將電路 netlist只留下& a& p/ W" w* Y6 ?- Z
* Main circuit: INV$ G& O2 A. g% n5 X
M1 Y A Gnd Gnd NMOS L=2u W=5u AD=66p PD=24u AS=66p PS=24u
1 e; N: h8 d0 l8 R# m% t$ w0 ~M2 Y A Vdd Vdd PMOS L=2u W=10u AD=66p PD=24u AS=66p PS=24u6 {( _9 x$ M0 [# o$ T& i: q+ q5 ?
* End of main circuit: INV
) A8 X" Z/ t" a* E# S. j4 n5 D
layout刪除
. L1 N/ b  u* R- C) U' x/ h, @ .include 'ml2_125.md'
29#
發表於 2007-10-2 23:35:46 | 只看該作者
正開始學這個程式
& n* G1 ]& w, A9 s目前還不知道要怎麼用4 I' h" K! Y4 _1 V1 k* X
希望這個教材有用
30#
發表於 2007-10-2 23:53:07 | 只看該作者
謝謝m851055的協助^^
  O- p3 z5 [% l; J) E小妹目前tanner tools 全部流程的基本操作(除進階設定外)已懂得如何 畫電路圖及符號及佈局圖和跑spice到轉出gds檔 結束!
% y6 i% ]4 b2 c/ S& `3 s小妹花1個禮拜的時間看台科大出的 T-SPICE及L-EDIT 2本書 ,再加上謝永瑞一本,終於學會第2套tools基本的使用,同時L-EDIT 中跑DRC的design rule 說明的很清楚 那邊的材質有什麼佈局上的錯誤,目前就僅差在LVS錯誤訊息不太會看!9 L' B0 v5 X& ], d$ }/ U' |4 @( {* ^
8 U7 c7 h. O3 X" e+ \8 U
學了2套tools後 ,想對樓上的黑天使說,tanner tools 真的對初學者很容易學習,只要你先了解書中介紹的s-edit及L-EDIT的檔案架構先,接著再照台科大教科書操作  很快就能了解 整過流程!
- @: m+ K4 ]4 E7 o, [% R) {因為tanner tools的教科書 其實寫的很齊全,但反而身為主流之一的cadence tools卻只有唐經洲一本繁體教科書有教實機操作過程,而趙敦華的寫的很簡略!
( Y0 f# b/ c' K) Q8 X% E, {
: d, [. X% Y5 M& q& I; @5 l小妹僅希望 會有作者願意像tanner tools的作者一樣  肯寫本更詳盡的繁體書,甚至介紹cadence 的command file如何撰寫,這樣大家不就可以像學tanner 一樣 邊自修邊問人嗎^^
# }. ]: G) w" R8 z3 F唐博士的繁體書已算是初學者內心必讀聖經  貢獻良多,希望還有第2本以上初學者聖經 ><  g# P) {& q, g4 O$ d
大家就不用花錢特地去培訓....
31#
發表於 2007-10-12 09:43:47 | 只看該作者
Hi,0 P, }( q5 I$ C) [7 n+ a
4 b6 D1 y4 J) z/ z
CIC有出一tanner的pdf檔,檔案名稱為:Full-Custom IC Design Flow for PC (Tanner)
32#
發表於 2007-10-13 23:14:17 | 只看該作者
我是一個LAYOUT的菜鳥......
+ Q4 y# U) B; i. @) S6 r! c3 y
' T$ h+ W# n3 I0 o+ N. ~謝謝各位學長們的資料了
4 E$ F0 ^1 z' ~5 X% w$ [. p( E7 W2 a/ S) V
謝謝
33#
發表於 2007-10-15 10:12:09 | 只看該作者
m851055大大
$ t' Y  z" T' ^請問一下 不知為何跑T-SPICE 按下RUN鍵後卻出現錯誤訊息:
2 W+ |1 S! L9 I5 hcould not run simulation.+ d* ^; f: O, u& A
please check your  dependencies.
2 j: A3 ~  ]- P& ]# I然後出現過一次後下次再按run 之後皆沒跑模擬的訊息,最下方的狀態列中 該檔案的status顯示
2 T/ C! H7 ~2 `8 Y. O  Lqueued 的狀態。6 n/ f5 H1 p& a* E1 a' g  C
不知是那裡有問題  跑T-SPICE時都直接出現queued 的狀態 ,過程中並沒跑SPICE的訊息$ Y! k$ B+ U% w" M0 N, q
+ B& G/ O# ?' E: b) s
麻煩有空時 能回答一下嗎   謝謝唷^^
34#
發表於 2007-10-15 12:03:47 | 只看該作者
抱歉 已解決了!4 g- t5 Q  v, m3 e9 D
僅是小妹在T-SPICE 環境設定上的錯誤 才發生此問題!  不打擾大大了 謝謝^^
35#
發表於 2007-10-15 23:34:27 | 只看該作者
完全不懂大大說什麼~~來看看網頁在澆些什麼~~感謝大大的分享
36#
發表於 2007-10-16 06:24:25 | 只看該作者
小妹想請教一下 關於T-SPICE   使用 POWER的量測 設定上不是要設電源名稱和量測的起始、終止時間嗎?
2 _/ b( \' S# x) h; k但小妹下指令如下:
4 N- O6 T* D  `.power  vdd 0ns  100ns
) P  Q" A$ z" }- d+ Z$ \) B8 z跑完後並沒量測power的訊息,小妹是想請教 電源名稱 那邊是怎設定的?書上只是大略帶過說輸入名稱和時間罷了耶!
. ?1 a; |- _& I麻煩 大大們 有空的話 請說明一下 謝謝唷^^
37#
發表於 2007-10-16 22:00:20 | 只看該作者

回復 36# 的帖子

.power vdd Gnd 5.0( ?" g& L$ n/ B& X) ?* e
& l4 b5 r8 F4 ], D
vdd需和電路中之電源名稱相同: I1 k( a) I/ ~# O# B8 d! s1 I
! b2 P: a; q) m! X
電源一般就如上列所是就可以了
1 [# g- }  l# \" p
5 s9 s' u; l9 [$ o8 C' ^6 C1 P[ 本帖最後由 m851055 於 2007-10-16 10:22 PM 編輯 ]
38#
發表於 2007-10-23 20:35:04 | 只看該作者
不好意思喔^^
. V3 k& [$ g9 m8 D  Y; A% m9 G# v0 r不知可否 請問一下  tanner tools 使用L-EDIT 採用UMC 0.5um製程的範例檔案是什麼檔名?因為學校要等到明年才會開課教L-EDIT 而小妹之前從台科大的教科書中 開啟新的L-EDIT檔案並作基本設定  所套入的範例檔案之設定 乃是2um製程的,因為我看裡面設計規則poly最小寬度為2um。 小妹想請問一下試用版的 裡面有UMC 0.5UM製程的範例檔案   讓你能載入它的製程來進行0.5UM 佈局嗎?
4 z% i9 S& d5 q如果各位先進們或是學校正好使用UMC 0.5UM製程的學生們 可以的話麻煩 告知一下好嗎 謝謝唷^^   (老師跟本不說 都說等到下學期開課時就會教你,明年就畢業了 實際上課才3個月)
39#
發表於 2007-10-23 21:41:38 | 只看該作者
我前一陣子也在找這類的書…( F7 s, Z; n0 i2 O5 a( A3 I* \5 Y
圖書館應該會有吧~~可以去找找看!
40#
發表於 2007-11-29 11:41:16 | 只看該作者
原帖由 君婷 於 2007-10-2 11:53 PM 發表
  P8 l+ j- O9 ?+ ]謝謝m851055的協助^^
: e+ C8 F7 e  ^1 Z小妹目前tanner tools 全部流程的基本操作(除進階設定外)已懂得如何 畫電路圖及符號及佈局圖和跑spice到轉出gds檔 結束!
1 S5 c; F/ n9 i' o8 A小妹花1個禮拜的時間看台科大出的 T-SPICE及L-EDIT 2本書 ,再加上謝永 ...

" K6 V& @7 z$ F+ Q0 F5 X$ v" t! f. J
應該是Cadence 以及Laker等大軟體/ E' e! a, _% N! k
一般人無法取得個人的license吧XDDD+ o0 n& [& H! R6 R5 j7 @7 ]
也就少人寫了
2 o# A% F# g, W2 J3 Y而學校自己都會有人在training,所以囉~6 h5 S* z6 ^4 b
書的能見度就相對的減少~
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-6-14 09:25 PM , Processed in 0.143019 second(s), 16 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表