Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
樓主: ywliaob
打印 上一主題 下一主題

[問題求助] 請問一下有關Tanner的教材

  [複製鏈接]
21#
發表於 2007-9-27 23:25:51 | 只看該作者
問題終於解決囉且畫完一個DRC通過的反相器,真的非常謝謝 大大您^^
: w1 h! G4 h5 w, V畫的過程中也了解錯誤訊息表達的意思,cadence  tools 畫完layout再跑calibre的DRC 其錯誤訊息 反而只能看懂部份文字而已,這一點反而 L-EDIT   DRC較容易理解  合適初學者 捏><
: m8 j5 `8 U3 i1 n3 @' d另外因為小妹是從大陸網站下載軟體地,所以那些說明檔全沒附給我.... 無法看說明。: _( t. R$ |- K6 b) `  H
所以當然也沒有T-SPICE的說明檔,而小妹自已借台科大 出版社的書來研究,只是裡面對於power 的測量並沒寫清楚怎設 捏?  power有2項參數設定; 1項是輸入要測量的時間、1項是提供電源名稱。
8 p: h" i" ~( Y7 i6 H* ~# Q8 F但"電源名稱  "  小妹實在不知怎設 ...  跑spice一直  這項指令錯誤, 我看台科大及謝永瑞的書都沒寫清楚怎設捏.....
' Q6 {3 X) f7 R至於廖預評的書 暫時借不到,所以能麻煩大大  有空時 再回答 這點好嗎  謝謝你囉^^
22#
發表於 2007-9-28 04:58:20 | 只看該作者
謝謝你~~去望逛看什麼網站~~~~  ^^
23#
發表於 2007-9-28 10:51:34 | 只看該作者
小妹對於lvs使用上也有問題想請教,因為出現錯誤訊息 不知為何無法跑!
1 j6 b/ g4 U0 ~( N9 c5 B0 Y訊息:the file is binary,LVS can not perfrom iteration
" ]$ ?8 O- W( p3 W+ K-----------------------
3 B  E% F# h' O+ ]6 K) r不懂為何說我檔案是2進制檔不能重覆執行.....
8 A" S# r# N; J. x9 N我在LVS Setup 設定畫面中
# C. V+ r9 g( _, v4 [layout netlist項: 選擇 .spc檔(佈局後轉出的netlist檔,並且"只"加入include命令,其中去掉模型檔案路徑且改成單引號 包住)0 r% P" r! u2 J+ w1 F2 s

7 l+ j" j  |$ Hschematic netlist項:.sp(L-EDIT轉出的netlist檔,並且"只"加入include命令,其中去掉模型檔案路徑且改成單引號 包住)
8 E# N7 L/ }; P7 _. L
. u  ]4 p+ U9 X+ _, ^9 D9 ]output file項:就隨意選擇1個存放目錄 自已命名 要儲存的結果檔名 .out5 M4 n5 q) W1 Z8 P5 b0 E
----------------------------------------
$ g$ W- A, c8 q! n然後跑LVS 則出現如此錯誤訊息  不知為何?* m3 Y4 [! M& w$ O* I( n, x
我也試過將模型檔案  和.sp  及 .spc  三個檔案複制到  LVS目錄 避免LVS執行時找不到file  但也沒用!0 X4 |6 ]* M7 \: e
所以能麻煩有大大  可否告知我 這是什麼原因  謝謝唷^^
/ w, J# n1 M0 ]5 V, x因為我大略只剩LVS 還不會使用 ^^
24#
發表於 2007-9-29 21:00:45 | 只看該作者

回復 21# 23#的帖子

把相關command and netlist貼上來,幫你看...+ _' i; F, _' c

: C1 {" u$ x/ t0 a0 B/ P0 W[ 本帖最後由 m851055 於 2007-9-29 09:01 PM 編輯 ]
25#
發表於 2007-9-29 22:34:21 | 只看該作者
謝謝!
( H  E2 H: D: V& @% w) Y1 a我的S-EDIT轉出的netlist檔名為INV.sp     ;     大寫檔名; V& b$ Q8 E2 O1 y
        L-EDIT轉出的檔名為inv.spc ;  小寫檔名" ?+ ]; z+ I4 `8 Q8 N' R
2個檔案存放位置在LVS資料夾下;
% g; s, t  E6 d. E2 o0 x  MINV.sp   netlist及我加入的command如下:-----------------------------------------------------2 O. N( D& [8 s- K- K6 ^
* SPICE netlist written by S-Edit Win32 7.03
2 o( l; C' Z, y" D3 z" @* Written on Sep 29, 2007 at 22:01:157 T% P9 S1 G# n$ b3 X% d/ @% I

, h! R( j! ^0 E8 d/ a* Waveform probing commands& m- n7 e+ A$ O! q& W9 X
.probe4 y& U- q, H) i' @2 s% O. \8 K4 c
.probe noise dn(*,TOT)
9 X8 Z5 w. Z& M. u3 `.acmodel {*}, }! A- e  S* I3 r: H" m
.options probefilename="C:\Documents and Settings\Administrator\桌面\tanner完整版\TSpice70\INV.dat"! v5 u% W5 z: |& o) w! p& _
+ probesdbfile="C:\Documents and Settings\Administrator\桌面\tanner完整版\S-Edit\59513042\基本閘.sdb"
) f* k0 N6 [# z8 I, l' H+ probetopmodule="INV"
, i$ }7 \; L8 I' @; z0 t.include 'ml2_125.md'
0 J  [2 \  y' l
- \% P# N, g2 `2 T" a* Main circuit: INV8 F5 ~& a# r: e) u- G
M1 Y A Gnd Gnd NMOS L=2u W=5u AD=66p PD=24u AS=66p PS=24u
6 Q# ^, p% h( X4 u6 Z! e+ NM2 Y A Vdd Vdd PMOS L=2u W=10u AD=66p PD=24u AS=66p PS=24u
; i3 c5 D5 C$ a3 u% E0 {* End of main circuit: INV$ ^& t& u+ M- X  q6 Q8 G; B
----------------------------------------------
+ W: Q' o8 e& t9 h我只在裡面加入.include 'ml2_125.md'         這一行令命而已 。
3 |2 Z# {4 A& @2 }2 G4 A  d% ^  E5 h8 V# z( k
inv.spc  netlist及所加入的command如下:------------------------------------------------: w) \0 o# [: U. B+ D
* Circuit Extracted by Tanner Research's L-Edit Version 9.00 / Extract Version 9.00 ;
3 j) p+ i! p. h3 V/ D, q* TDB File:  C:\Documents and Settings\Administrator\桌面\tanner完整版\LEdit90\59513042\基本閘.tdb1 S. J) J% q3 _7 p" [0 ~) {2 B
* Cell:  inv        Version 1.15
: K! S! o$ U& m8 t; _* e* Extract Definition File:  ..\Samples\SPR\example1\lights.ext
. M; H0 x9 e& S( S* Extract Date and Time:  09/29/2007 - 21:59* C/ O. D  ?% F
! @1 c  E0 d2 O* A5 E$ N0 t
* Warning:  Layers with Unassigned AREA Capacitance.; T3 v) t5 j- G4 `
*   < Base Resistor ID>5 n2 s1 s1 s% v1 k4 j2 t/ U
*   < Diff Resistor ID>
3 G: s" |3 F! Q! F*   <N Diff Resistor ID>
# X( ?$ [" s0 z# s  @- z*   <oly2 Resistor ID>
3 Y! T7 ^: h4 x*   <oly Resistor ID>
3 x3 t# m5 R* F1 W6 d+ _, ^, C4 B& I8 [*   <MOS Capacitor ID>5 S8 Y* @* C0 ^4 U1 }# a! P
*   <NMOS Capacitor ID>( l2 C5 s- g6 \% E" v$ Y6 {+ C; X
*   <N Well Resistor ID>
5 u% U2 U# o) `5 `' a! |* Warning:  Layers with Unassigned FRINGE Capacitance.
1 ^& C/ v+ X+ z. N- p1 O*   < Base Resistor ID>5 V! p0 n9 n# F6 J: Y( i
*   < Diff Resistor ID>6 Q& l$ U& c4 L- @2 d
*   <N Diff Resistor ID>8 v% v4 H; Y0 q: o) v1 G
*   <oly2 Resistor ID>
# e6 _1 {" d- E2 k% E6 u*   <oly Resistor ID>
# ]+ i1 ~% `0 |( {8 V, g; r+ m*   <MOS Capacitor ID>' h. ?( j3 z3 g5 s! i
*   <NMOS Capacitor ID>  @0 o% R) k/ G! }# J
*   <oly1-Poly2 Capacitor ID>
; _6 H. u4 B7 p" y6 u# i*   <ad Comment>
+ e0 ]3 Y2 i: U1 t7 F  T" d; {*   <N Well Resistor ID>8 B3 P- v/ c; v& e4 j. F
* Warning:  Layers with Zero Resistance., B. i6 g! R4 N1 Q# D) l% N: a
*   < Base Resistor ID>
2 C) A9 X5 _9 u" o; T4 T# A/ x*   <MOS Capacitor ID>, @6 A2 V7 z7 d4 R
*   <NMOS Capacitor ID>7 n- h6 g% f% U: C
*   <oly1-Poly2 Capacitor ID>+ P2 E5 e6 n2 l& Q$ w
*   <ad Comment>
+ B) w3 u4 {3 ~9 T
2 F2 t$ `- v6 ?/ y# G* NODE NAME ALIASES3 }0 W# o) y- {+ t' a+ j
*       1 = A (4.5,-6)4 r% y' [0 q( H& L6 y) o( q9 e  j
*       2 = Y (17,-5.5)
' Q* c' k6 _2 V) @4 w) ~*       3 = GND (21,-23.5); {: T6 B! z1 ]- ?
*       4 = VDD (21,17)) p- L9 i7 t: @

" `& p7 x3 X0 Z' ~0 p. g& h.include 'ml2_125.md'" T) x- w/ l% o% h
M1 Y A VDD VDD PMOS L=2u W=9u
# P* i. x0 [' A$ Y% K- J! q* M1 DRAIN GATE SOURCE BULK (14 1 16 10)
- q6 L' A. d, `% W; nM2 Y A GND GND NMOS L=2u W=5u
- V6 _& ]. c/ J. ~& G* M2 DRAIN GATE SOURCE BULK (14 -14 16 -9)
! g. u8 G7 R; E7 A+ I3 f* u+ l: r  A4 _/ l
* Total Nodes: 4
+ U% A1 r" Z, A4 X2 a: ?* Total Elements: 2
! J2 C4 j' Z) `" s: F* Total Number of Shorted Elements not written to the SPICE file: 0) H* u" @; E5 q2 p& S8 t0 a1 i! ]
* Extract Elapsed Time: 0 seconds
! f+ n3 Q9 b5 [. a" d.END# Y: p$ [4 M. [7 N9 o$ @$ A
----------------------------------------------
, a9 J- g/ `6 c! L5 H2 g/ O我也只加入.include 'ml2_125.md'  這行命令而已
* ]. B1 _" z0 s" Q% S
/ }( r/ ^" _" k+ t# B7 W
* y7 w% J8 X4 H! S6 C2 ?9 C: e1 n麻煩大大有空時 看一下唷   ,在此先謝謝您^^) X  n9 _1 p4 ?1 I7 [3 m
) C  ]- y; U! y8 Y) Y3 a, ?/ L3 y
[ 本帖最後由 君婷 於 2007-9-29 10:36 PM 編輯 ]
26#
發表於 2007-9-30 08:06:57 | 只看該作者
schematic change for ! p3 Y- ]+ M5 J5 N7 x9 [: }
* Main circuit: INV
, K; R1 H( L9 D! wM1 Y A Gnd Gnd NMOS L=2u W=5u AD=66p PD=24u AS=66p PS=24u
. D1 g3 e) p# b  U5 U' t, C! xM2 Y A Vdd Vdd PMOS L=2u W=10u AD=66p PD=24u AS=66p PS=24u9 Y* i& J% M6 d( A% m* F
* End of main circuit: INV- m& j" q3 P6 [

- z* V* ^+ d5 t9 Ylayout command .include 'ml2_125.md' delete
27#
發表於 2007-9-30 23:31:52 | 只看該作者
您好
9 D; b9 a7 Q6 d# h# \您是指schematic轉出的netlist 檔中  ,其中加入的.include 'ml2_125.md' delete 還要再加delete 指令,而我試過沒有空格開來 都仍一樣錯誤訊息無法跑。" ~* \; C; Z/ N4 n9 B
我現在不知是不是自已跑LVS有設定上的錯誤,我操作方法如下:
: P& C. K. {' o( D7 r& T: t1 W1 z& O9 g0 X. v
開啟新檔、LVS setup,在input畫面中的layout netlist選項  選擇inv.spc
, \; T% X* K* \                                                               schematic netlist選項  選擇INV.sp7 X6 ]! I  ~4 m0 P
                                           在output畫面中output file選項打勾並輸入要轉出檔案的存放路+ B) U- a! d) T6 O3 K
                                                                                                                          徑與檔名     .out& |3 v# i' b1 Q; Y
, Z6 U) u1 \3 ^1 z% D  b" T8 r
                                            overwrite  existing  output   files 也打勾
9 t: V! q# F# z最後直接執行F5 來RUN  1 P6 b, N" U, I1 `

8 X+ M$ o2 J; B* u' _" ]不知是不是操作上有誤  ,是的話麻煩糾正   謝謝喔^^
28#
發表於 2007-10-1 22:30:11 | 只看該作者
將電路 netlist只留下( B* ~+ }* t% `8 Z
* Main circuit: INV# F2 F8 s+ e% @$ x/ M3 y
M1 Y A Gnd Gnd NMOS L=2u W=5u AD=66p PD=24u AS=66p PS=24u
( {% _) [6 X' q  B. a) zM2 Y A Vdd Vdd PMOS L=2u W=10u AD=66p PD=24u AS=66p PS=24u
; c2 ^( |) F! C* End of main circuit: INV
; Y, y$ |! W3 u' P. E
4 C, ?& N* L( t# `3 }; ?8 hlayout刪除
+ q, k- \- ^" s7 E+ X; a  w .include 'ml2_125.md'
29#
發表於 2007-10-2 23:35:46 | 只看該作者
正開始學這個程式' a9 R" Z) D) K- \
目前還不知道要怎麼用
" Q% |3 ^  M) y希望這個教材有用
30#
發表於 2007-10-2 23:53:07 | 只看該作者
謝謝m851055的協助^^
( _; z/ H1 f- b4 w; c+ y小妹目前tanner tools 全部流程的基本操作(除進階設定外)已懂得如何 畫電路圖及符號及佈局圖和跑spice到轉出gds檔 結束!
! X1 E' x/ _( `7 m* r小妹花1個禮拜的時間看台科大出的 T-SPICE及L-EDIT 2本書 ,再加上謝永瑞一本,終於學會第2套tools基本的使用,同時L-EDIT 中跑DRC的design rule 說明的很清楚 那邊的材質有什麼佈局上的錯誤,目前就僅差在LVS錯誤訊息不太會看!- [' `! `. E4 b' M
, H. H7 f; j5 u8 f" m2 @
學了2套tools後 ,想對樓上的黑天使說,tanner tools 真的對初學者很容易學習,只要你先了解書中介紹的s-edit及L-EDIT的檔案架構先,接著再照台科大教科書操作  很快就能了解 整過流程!
+ u: |# g2 F: j: e) T" L因為tanner tools的教科書 其實寫的很齊全,但反而身為主流之一的cadence tools卻只有唐經洲一本繁體教科書有教實機操作過程,而趙敦華的寫的很簡略!
/ n( s- G! p) Z* H' b/ g
6 w, |. J# c4 N9 P) Y. `$ s- g" ~小妹僅希望 會有作者願意像tanner tools的作者一樣  肯寫本更詳盡的繁體書,甚至介紹cadence 的command file如何撰寫,這樣大家不就可以像學tanner 一樣 邊自修邊問人嗎^^) G1 P- _* \3 k- ?% e
唐博士的繁體書已算是初學者內心必讀聖經  貢獻良多,希望還有第2本以上初學者聖經 ><2 d1 k! M  [5 @6 f3 ~& [7 I: w
大家就不用花錢特地去培訓....
31#
發表於 2007-10-12 09:43:47 | 只看該作者
Hi,& F* Z( A5 q0 N. V$ n. `+ C& @

- T2 }' ^# ?' ^5 kCIC有出一tanner的pdf檔,檔案名稱為:Full-Custom IC Design Flow for PC (Tanner)
32#
發表於 2007-10-13 23:14:17 | 只看該作者
我是一個LAYOUT的菜鳥......* p( E3 I8 g. k* p/ R+ J4 C$ s; m
5 n6 {  {! ^: o  G
謝謝各位學長們的資料了
) X/ j! \- l9 g3 x2 V' F
% I; l. J9 k. L7 p謝謝
33#
發表於 2007-10-15 10:12:09 | 只看該作者
m851055大大
8 k7 d" r  l' W7 y/ {請問一下 不知為何跑T-SPICE 按下RUN鍵後卻出現錯誤訊息:- Q% N7 y4 j* N2 U1 _$ r
could not run simulation.; Z, P+ X8 e2 M) {! _8 {
please check your  dependencies.
7 c! X+ _. U. s) j2 S9 C/ _然後出現過一次後下次再按run 之後皆沒跑模擬的訊息,最下方的狀態列中 該檔案的status顯示* l6 n+ s, K0 n- d
queued 的狀態。
9 h7 w3 I) ]5 A不知是那裡有問題  跑T-SPICE時都直接出現queued 的狀態 ,過程中並沒跑SPICE的訊息5 k9 S; u& ^8 N2 a
. ]" H" m7 s& H; k3 X
麻煩有空時 能回答一下嗎   謝謝唷^^
34#
發表於 2007-10-15 12:03:47 | 只看該作者
抱歉 已解決了!
. R5 {( P& Z( t  U9 z僅是小妹在T-SPICE 環境設定上的錯誤 才發生此問題!  不打擾大大了 謝謝^^
35#
發表於 2007-10-15 23:34:27 | 只看該作者
完全不懂大大說什麼~~來看看網頁在澆些什麼~~感謝大大的分享
36#
發表於 2007-10-16 06:24:25 | 只看該作者
小妹想請教一下 關於T-SPICE   使用 POWER的量測 設定上不是要設電源名稱和量測的起始、終止時間嗎?$ }0 M5 Z/ x3 u
但小妹下指令如下:
1 j. V) s& M. N$ t: ~! ~.power  vdd 0ns  100ns
0 ?  t" T6 R$ j6 }. ?跑完後並沒量測power的訊息,小妹是想請教 電源名稱 那邊是怎設定的?書上只是大略帶過說輸入名稱和時間罷了耶!( l1 ]: t3 B% D  G: _* w: R
麻煩 大大們 有空的話 請說明一下 謝謝唷^^
37#
發表於 2007-10-16 22:00:20 | 只看該作者

回復 36# 的帖子

.power vdd Gnd 5.0
- S4 T1 W! C. m, f" W+ S/ ]
* x, J2 M1 ~; s1 m/ y4 ?vdd需和電路中之電源名稱相同8 E3 ?$ y/ C% k* Z" V( n

/ b5 U! ~6 ]( i電源一般就如上列所是就可以了
/ z! ]9 D2 b3 i( F5 z* D2 T) `' _- w5 N8 J9 ^0 L
[ 本帖最後由 m851055 於 2007-10-16 10:22 PM 編輯 ]
38#
發表於 2007-10-23 20:35:04 | 只看該作者
不好意思喔^^
8 V# j8 O* X" @, a, z+ i4 L不知可否 請問一下  tanner tools 使用L-EDIT 採用UMC 0.5um製程的範例檔案是什麼檔名?因為學校要等到明年才會開課教L-EDIT 而小妹之前從台科大的教科書中 開啟新的L-EDIT檔案並作基本設定  所套入的範例檔案之設定 乃是2um製程的,因為我看裡面設計規則poly最小寬度為2um。 小妹想請問一下試用版的 裡面有UMC 0.5UM製程的範例檔案   讓你能載入它的製程來進行0.5UM 佈局嗎? 0 T, h3 K, K2 j! O% q& m9 Y
如果各位先進們或是學校正好使用UMC 0.5UM製程的學生們 可以的話麻煩 告知一下好嗎 謝謝唷^^   (老師跟本不說 都說等到下學期開課時就會教你,明年就畢業了 實際上課才3個月)
39#
發表於 2007-10-23 21:41:38 | 只看該作者
我前一陣子也在找這類的書…
( ^5 F" n/ O3 [! m# Z- k8 r1 j0 [- n  h圖書館應該會有吧~~可以去找找看!
40#
發表於 2007-11-29 11:41:16 | 只看該作者
原帖由 君婷 於 2007-10-2 11:53 PM 發表
3 s" q2 V. K3 w1 i! Y: }+ O  Q謝謝m851055的協助^^5 K: p, ]9 R  B) T0 `! {- ]( w
小妹目前tanner tools 全部流程的基本操作(除進階設定外)已懂得如何 畫電路圖及符號及佈局圖和跑spice到轉出gds檔 結束!  U1 K2 j6 d( N+ f
小妹花1個禮拜的時間看台科大出的 T-SPICE及L-EDIT 2本書 ,再加上謝永 ...

) F7 G& e5 H4 O, S2 ?- Z- x
4 L  J. M2 z/ C# _應該是Cadence 以及Laker等大軟體0 u( u" ^! `  b0 J1 I* i# @5 x
一般人無法取得個人的license吧XDDD7 x9 c' y& k; j" ~
也就少人寫了
: t& @8 U7 L/ P, A4 B% M而學校自己都會有人在training,所以囉~
0 D2 L* G7 x  T" p6 {/ q6 u書的能見度就相對的減少~
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-6-15 04:38 AM , Processed in 0.148019 second(s), 16 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表