Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 6613|回復: 9
打印 上一主題 下一主題

[問題求助] 有關於hi V製程

[複製鏈接]
跳轉到指定樓層
1#
發表於 2007-11-1 01:31:32 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
各位學長姐好
. K+ y' y4 H# e3 x" g
! l- u1 K2 J0 L; n) s+ I在最近剛要踏入IC Layout 的工作,但公司屬於高壓製程,所畫的圖百分之八十也是屬於analog,但是我上的課程裡是屬於較基本,製程# m- O% p* l$ V
  ^( M, a( D) t( h7 q- G
也是0.18,公司屬於0.6。在沒有接觸過的情形下想要先在版上先問問各位學長姐們,有沒有一些我在畫大電壓的的同時我需注意的一些地方,) v2 u* \" L* J

& A2 ^# c* V- \( i在工作時拖累一個團隊是我最不喜歡的工作態度,所以真的要麻煩各位學長姐了,先給個方向,讓我可以先準備,投入職場時先有個準備) S  M& X, W8 _$ I. h" \  a- j! \1 _
& q& E' I: I- R" A% m4 [$ L
還有一個就是屬於guard ring的部份,guard ring到底是防止Latch up 還是阻絕Noise 還有板上有沒有人畫過三層guard ring的,可以) A) X, T$ p# C9 m

, ?. P; _. H; _- }: T說明一下三層guard ring大概的圖層嗎6 |7 I* }3 _9 V6 {

/ h+ `! F3 m2 V* E/ c謝謝各位學長姐了
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
2#
發表於 2007-11-1 10:01:44 | 只看該作者
我建議先把Design rule看熟,其實裡面就有許多小問題,在提出來詢問會比較有效率
" O$ k$ g. |4 }3 o% U$ u: k; a9 O2 w4 C8 c
guard ring 是阻絕Noise 9 T0 z# _8 H# F! L( k

% M! m$ U) C6 @一般2層就很多了,3層你可以跟Designer討論,一般Analog部分是要跟Designer互相討論才知道需求在哪
3#
發表於 2007-11-1 14:16:56 | 只看該作者
關於guard ring,應該是防latch up跟抗雜訊都有,我聽過2個designer說法- t' Z1 C+ L3 m* Z
一個的說法是,由於mos在動作時會有一些電子電洞之類的東西,游離出來
3 @8 z; Z3 ]# p8 j* Z9 z7 C,包guard ring的目的,就是以相反的型態去吸收那些電子電洞,
3 ^% n: \% s+ z; t! K  D* ^一個說法是mos跟guard ring的架構,會形成一些pn介面,變成類似diode或
3 _, w: }/ {$ n5 q9 s* R. ubjt的元件,不過它的等效電路圖,我不太會畫.
9 \( {  X% H- e! o' p; D7 }5 ]以上是2個designer的說法,如果有誤,還請先進指教.
4#
發表於 2007-11-1 21:06:09 | 只看該作者
这两个作用都有,  x  R4 L$ y) _$ \, n4 h1 `" \4 G
那个图我也不知道要用什么话,不过拉扎维的那本analog design 上好像有讲," A- p/ c, z: V; h9 R7 I9 @- V
楼主如果很想知道,可以看看那本书
5#
 樓主| 發表於 2007-11-2 00:03:58 | 只看該作者
謝謝學長的回應囉,不過我也是在等工作時拿到Design Rule 拿到在來看看自己是否有什麼問題
6#
發表於 2007-11-2 10:10:14 | 只看該作者
高壓要注意NBL這個LAYER,有ISO_NMOS要特別注意畫法,
9 |8 D6 ^, y1 ^. s6 y/ g+ {高壓的NMOS以及低壓NMOS各有不同,06U12V嗎?建議你可
: h% k: ]( [, f8 W3 b以調你們公司以前出過相同製程的案子來做參考,這樣就不會+ X! j5 w, F4 F1 b( j. n! e, u  [
那麼有疑慮了,DOUBLE GUARDRING就夠了。
9 y9 ~% ?# k7 h3 D忘了說,若是非對稱的高壓DEVICE要注意製程偏移問題。
7#
 樓主| 發表於 2007-11-3 00:10:45 | 只看該作者
HI v製程有沒有可以邊畫邊學的電路,一直有人說畫OP會遇到很多的問題
# T) H5 u0 I" `, z+ q( M
1 @9 b. e8 a, C3 b* k5 {, F可以在問題中學習,但是HI V 是不是也是一樣畫畫OP哩,還是有其他的電路0 S" L2 Q$ U; V7 I

& j8 z: R0 R% p可以邊做邊學。* \2 X/ f4 a8 [# G( d6 R5 S
; w( ?  m" L) z; ?( j+ f
謝謝學長的幫助
8#
發表於 2007-11-3 07:07:46 | 只看該作者
analog circuit不是只有OP喔,廣義而言只要是信號連續時間(非digital)的變化,就算是analog的一種。8 S# x+ `7 }- q' F% w, k. g0 X4 n
6 q4 K; ]4 ?+ X$ I& O! r3 K! i9 a* I
至於high voltage是指device(如 Capacitor、Diode、NMOS、PMON.....)為high volage製成,非只是有OP circuit。
9#
發表於 2007-11-5 19:41:14 | 只看該作者
latch up會造成等效於SCR,guard ring這些作用都有,但是是不太一樣的東西,也要製程有提供那麼多層。# g3 h% g8 f$ `7 X' F' j6 O( P
: g% ~8 U0 g/ Z9 C& @
mos動作的時候產生少數電子電洞這算是少數載子也就是漏電流吧?不知道是否高壓的雜訊與普通類比的相同,低頻雜訊我所知道的除了white noise以外,flick noise主要是由於電子在通道表面那邊產生的東西。圈起來主要是怕被其他地方影響到,對於該區域而言其他地方來的不明訊號就是雜訊吧?不過畫多層點至少可以防止電壓去擊穿跑到別地方去。
* I, [* R, X6 r1 {; K- Z$ [9 `% y! [& \, W( r0 m
[ 本帖最後由 ianme 於 2007-11-5 07:45 PM 編輯 ]
10#
發表於 2008-3-27 15:05:20 | 只看該作者
guard ring 通常用來隔絕noise ,但是如果使用在一個mos上做guard ring 又當sub點的話又可達到防止latch up9 }  `9 R- [/ s, g0 q
要看layout 時運用了,但是用太多又會佔很多面積哦,這是要考量的
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-6-9 12:47 PM , Processed in 0.153020 second(s), 18 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表