消除pop&click噪声的Vbias偏置方法

adele

如题，为消除电源上电和掉电时由于Vbias发生突变而会产生的pop&click噪声，可以采用将Vbias设计成随电源的上升和下降变化很缓慢的偏置电压。
2 S. @& I, ?6 b& V* P如图1，将Vbias设为Vdd/2,想要的波形应为图2中黑线所示。(电容为1uF)
  |" O% \) r0 Y* g上升部分没有问题，而在下降部分时，仿真结果为红线所示。虽然变缓了，可是将电全放掉到0的时间实在是太长太长了。
请教，仿真结果是否正确；
# d% Q. t* y  W0 M* ?; ^           还有别的电路可以实现这一功能吗？
/ Q  v' |: Q1 i1 |  ^; Z

adele

上电时候的延时总有办法解决，比如做一个RC振荡器，数多少个clock后再打开Vbias.
' }4 f- E7 e' P1 h7 ?图1的那种结构，上电时的延时受电源电压大小影响太大了，电源电压增大时，延时作用起不了多少。
3 Q. v4 I1 t% X6 l) I- J$ n
3 a: h' g6 G7 ?' m5 A8 i掉电或shutdown时，比较难办一点，头痛。
. R  j* C! H# x$ M: x" |
9 S2 t, ^/ C/ X% O% F) E7 Fspec: 上电延时在100ms左右。
% y8 l; M% L% }- V) ]& B$ c              掉电延时在30s左右。
- g* a7 F' G. Q$ Z% \4 o! T1 J7 y

adele

好像不是那么简单的.......
6 Y5 x  g# {. d. R自己顶一下先.......