charge pump PLL中三階LPF電阻電容布局的問題

liangshangquan

各位好：
. k& H6 R6 A* O( I6 i% }
9 S. V; c  j0 P0 @+ }現在我要畫PLL的版圖，其中三階LPF中的電阻和電容，大小值已經確定，但是如何布局我不是很清楚。

特別是兩個電阻，一個是產生零點的，一個是高階電阻，會給電路帶來高頻雜訊。我該如何floorplan呢？
5 w* x0 \/ a1 s3 `) d+ t# y- s
: P# l8 V. M+ @4 O; N9 G我準備采用poly電阻，并且放在N阱里。但是這兩個電阻是放在一起呢，還是分別畫呢。還需要分別畫guarding ring嗎？
' Z% [+ @. E8 \, A4 V8 G4 y
( g- _. E) @2 v6 S靜等答復，謝謝各位。

[ 本帖最後由 liangshangquan 於 2007-12-6 02:53 PM 編輯 ]

finster

我個人是覺得LPF中的電阻和電容在LAYOUT上的影響倒是還好
我們當初並沒有特別在這邊花多大的功夫
不過,我不確定你的poly電阻的一個squal有多大,一般來說,poly電阻的一個squal並不大,所以你layout上畫出來應該會有點大,我們之前大部份都是用p+ diff電阻,因為它的阻值較大,所佔的面積就會比poly電阻來的小一些
3 ?! g) t; g9 u) y+ X  h. O; d在畫PLL,我們最重視的是VCO和charge pump部份的layout畫法和位置安排,因為那會直接影響到PLL的performance,故而,建議你多少些心思在這兩塊電路上的layout,LPF的R,C,我個人是覺得影響不大

dewen0812

我本身也是做pll的我覺得charge pump與vco的layout佈局是會引響整個performance
" _: f# V5 |8 J" g其實layout出來的電容和電阻跟你tapeout回來的值本身也會有一些差距,除非是你很在意你的
pole,zero的點,那可以考慮common centroid的畫法,去降低process variation

liangshangquan

yes。我們的采用的兩層poly的工藝，所以選取了ploy，它具有較大的square值，是45歐姆/方塊。選擇diff到也是個不錯的選擇。謝謝樓上兩位的建議。
7 i7 z7 L. T, C+ w3 V# ]% W1 ]
還有個問題想請教下，就是對VCO輸出整形的考慮。
原來芯片就是一個差分變單端的簡單比較器＋一級buffer，我在想能不能將這個比較器設計的更好些以提高其整形的效果呢？
還有就是buffer的作用，其輸出信號是輸入到divider中的，我是不是應該根據下級電路的驅動能力來設計這個buffer呢？
6 }- {; ^) Q$ m0 mbuffer的尺寸和級數對整形和帶載能力有什么特別的要求沒有？
' Z( R3 k1 q( Y* D; H2 ?( t+ v& H
9 e- U0 [* W5 C/ I

finster

原帖由 liangshangquan 於 2007-12-12 05:00 PM 發表
yes。我們的采用的兩層poly的工藝，所以選取了ploy，它具有較大的square值，是45歐姆/方塊。選擇diff到也是個不錯的選擇。謝謝樓上兩位的建議。

還有個問題想請教下，就是對VCO輸出整形的考慮。
* i; w2 S, V5 w& Y原來芯片就是一個 ...

) B. \2 a4 ]' R$ L8 o: q

# M" M0 F: z6 ~2 V& ~1 z一般來說,VCO的output waveform不太可能是rail-to-rail,所以,大部份都會再加一個differential-to-singled-ended circuit(D2S)作為放大之用,除此之外,通常,如果D2S之後若沒有要接降頻(除頻)電路,絕大部份D2S會再加一個duty-cycle corrector特性在裡面
7 D/ v3 G5 C$ z" g因為D2S只是把VCO的output waveform放大,並沒有波形整形的功用,如果後級電路需要有50% duty cycle的要求,一般來說是加一個除2電路即可,但有時D2S之後便沒有作除頻頻的動作且又要50% duty cycle,那就在D2S之中加入duty-cycle corrector
% \3 i) e' t- }
另外,D2S的操作速度要跟的上VCO,所以,一般而言,D2S也還蠻耗電的,至於它的驅動能力,通常不會設計的太weak