為什麼QFP與TSSOP, DIE的位置不一樣？

mailrapid

. l( b' |; k9 c9 h
明顯地，QFP的DIE在中間，
  O' |, v) Z, O
* _( S' C. j. T/ u, g# N但是TSSOP的DIE在底部，為什麼？

如果TSSOP的DIE也放中間，可以嗎？

DennyT

你的TSSOP剖面圖是LOC型的 (Lead On Chip), 這種結構大多是memory chip用的, memory多是core limit, PAD設置在DIE上視圖 (不是剖面圖) 的中央軸線上, 好處是就算容量加倍, DIE size有所變化, PAD位置不變, Lead Frame可以回收使用, 不需重新設計, 備料.

現在DDR2用的Window BGA基板設計方式也是相同, Bonding PAD也是設在DIE的中央軸線上.

當然TSSOP也有非LOC的正常型, 只是封裝廠一般並無正常型的open tool lead frame, 要用的客戶需自費開發lead frame, 所費不眥, 用的人自然少了.

mailrapid

謝謝解答
. L7 m8 Q  q3 q; X" A+ W但，DIE放在中央軸線，是不是TSSOP和QFP都可以用？
0 d/ i2 k3 ?/ a2 z而且比DIE在中央底部好呢？

DennyT

DIE放在中央軸線 (剖面), Bond PAD就需要放在DIE的4面外圈 (上視), 只要DIE size劇烈變化, Lead frame就要重新設計 (不然純金bond wire拉很長, 不只容易斷, 成本也很高).
$ Z. `- D! e" V; ^( M% h; l5 B$ }
7 h! C% ]1 y9 @) T另外QFP是沒有LOC的設計, DIE只能放在中央軸線 (剖面).

# d; w3 x- [! V還有封裝設計沒有 "好不好" 的問題, 只有在堪用的前提下 "便不便宜" 的問題, LOC設計也是為了省lead frame setup cost而出現.

mailrapid

好專業，謝謝了。解答我不少迷思了。