該如何分辨電路在layout時，該左右交插對稱???

ynru12

想請問一下，在layout時，有的時候，一些電路不是需要左右對稱或者是交插放嗎??
6 k2 Q2 p+ \5 i5 I" W* g: {  t+ }像是那些時候需要這樣子做??那這些電路的兩旁有需要加上dummy嗎??

# X; v, d0 ~7 S: F% ^! [; A: O& |" {不知各位先進可否提供一些經驗給我???

JoyChou

就我有lay過的圖來說
op很注重對稱
. G$ t# N  o7 E3 P1 Y) S只要有Current Mirror的MOS以及差動對
: n( Q; O+ v, z4 `  }都需要對稱
. @7 U3 I, C7 k  o6 _: L若圖裡有電阻或電容時
可以請教RD是否需要對稱或者是交錯擺放
以上這些圖能放dummy的話最好放
1 {- S. Q. D3 ]; q% Y  R& z+ W" g這樣對光罩出來的結果誤差會比較小
* \: V+ L' n6 l! \除非RD有面積的考量
總之多跟RD討論會比較好

bjic

一般是差分电路多用在op里，从schematic上可以分得出来（layout note）
# I# P% G, g! L* _7 N  y, b再就是看pin name 比如inp inn之类，很明显的。左右管子数一般相同。
对称有common centro ,mirror之分，common centro 比较难做，占size
the art of analog layout 里有。

sw5722

一般來說都是designer決定的比較多,layout能決定的比較少,為什麼要
" h/ ?0 V) Y6 J3 t這樣擺放,主要是因為跑線會比較固定,而跑線有電阻,會決定這條線電流
流多少,所以有關電路方面的,通常交給designer決定會比較好.
2 c) P4 H% H; z關於dummy,有放比沒放好,因為從製程來看,它是一層一層做上去,在做一
個區塊時,它的邊緣,會因為蝕刻或是其他原因,做得較不好,所以才放dummy
做犧牲品.但有時為了壓面積,不一定會放.

yhchang

需要左右交叉對稱的時候
就表示  那兩顆MOS FAB 製作出來的W/L
設計者非常的在乎  希望兩者的W/L 最好可以一模一樣
就算不能一樣  也希望製程有偏差的時候
! w) J6 A. X, l* }6 |* \兩顆MOS 偏的趨勢也最好可以是同一種趨勢

/ o5 ^. I" K4 k3 C目前我知道  需要這樣做的有
* ~' x! l5 ?# X4 ~; J0 ^- J8 V1.  Differential  放大器的兩端輸入的MOS
, E: N* X: N! r" k5 J1 R# V. r2.  Current Mirror的兩端MOS.

yhchang

最近在學LAYOUT課程  我想需不需要 交叉對稱
" n- p$ k2 m3 b8 j$ i; P' J: {2 G' k完全取決於 這個地方的OP  差動對 或者是電流鏡  
2 c/ m4 |) d5 |; b+ R% h2 \是不是關鍵性的組件  如果不是  那就不需要 交叉對稱+旁邊加dummy