|
原帖由 hiyato 於 2008-4-24 09:30 PM 發表
- [# j- b2 I8 m$ p: ?9 \& c7 p; B: a5 u& T8 X! H( q
恩~問到樓主我是甚麼學校?這個嘛!5 i0 F& K/ a! Q- V* C
不是台成清交,也不是中字輩,更不是科字輩,3 d& o8 m/ ~ F3 T0 G
小小的私立學校,就不方便透露了,- e4 p. O4 n8 `$ ?4 }* w& m' A7 F
大家可以私底下交流。
4 @$ D9 l, Y) Q; B" ^$ s( _畢竟還是在學習中。
" @; `9 U' W9 h) `' q& PPO上自己layout的一小部分,也請大家多指導,該如 ...
+ K3 C4 V# L0 V" Z+ ]3 m) @* J
% e! N1 B8 i+ n% ]" z跟您說一下這樣畫的一些問題,希望能讓您進決賽時有幫助(去年我評分被扣的地方)6 K* I: |8 Q% d
1.mos的等方向性...意思就是指如果mos都是放直的,全部的mos都要放直的,反之亦然,看您右上角的mos似手與其他mos的方向不一致8 R, o' B+ ~6 b, `
2.不管是畫被動元件或是主動元件,都記得要補dummy mos 以及圍guard ring 非常重要...
" u j# C d6 I' z4 n& A* L3.避免過長的走線,線跟線中間在規畫時,盡量能夠讓訊號線包在gnd 或是vdd之間$ w3 `$ ^& ~" a" V5 k D# v
最後,版上有人有分享矽拓的layout 講義,那份講義蠻棒的,建議去找來看看3 e6 A( P# W/ ?- `4 D1 j! i- ~
我今年也有比...不過沒交XD...所以沒有進
( w5 H- j+ w3 m* x' n8 I分享一下我畫的rdelay/ K+ g" }+ _9 P; w& R
空間沒有利用得很好,左右留白是想在畫top的時候可以補其他元件進來,或是補gnd...; Q+ {, ]1 a( W/ m" O4 r2 U
/ S+ t+ C( [0 q( H* ?6 o+ @/ d
1 t8 W% n$ \4 T+ q ]
[ 本帖最後由 Shouwei 於 2008-5-2 02:38 AM 編輯 ] |
評分
-
查看全部評分
|