|
原帖由 hiyato 於 2008-4-24 09:30 PM 發表
% Y3 G' i" r& ^: b9 M- w6 {) g' c. G
& C: D/ N& d0 E8 {# o恩~問到樓主我是甚麼學校?這個嘛!
- f( @2 O n, i不是台成清交,也不是中字輩,更不是科字輩,
4 d3 ]( o' q3 k1 _小小的私立學校,就不方便透露了,
( ?6 _, k1 I( Z" k+ z, `; m! l大家可以私底下交流。
! F& l. c! v4 |' F! M畢竟還是在學習中。5 l' O+ q# g" w; Z6 l
PO上自己layout的一小部分,也請大家多指導,該如 ... * L/ x# x- w5 j' w4 Z1 r; ]( b" e9 R
6 L2 \4 E- I7 P$ y9 d0 y x) G" I跟您說一下這樣畫的一些問題,希望能讓您進決賽時有幫助(去年我評分被扣的地方) f" d4 Y( l( ?$ l# ^2 g* V. w& L
1.mos的等方向性...意思就是指如果mos都是放直的,全部的mos都要放直的,反之亦然,看您右上角的mos似手與其他mos的方向不一致" t, {, i: m. I6 N2 |: O
2.不管是畫被動元件或是主動元件,都記得要補dummy mos 以及圍guard ring 非常重要...
, x8 n q8 @4 W. M' {. k3.避免過長的走線,線跟線中間在規畫時,盡量能夠讓訊號線包在gnd 或是vdd之間9 p3 K, V: O7 x9 y4 y
最後,版上有人有分享矽拓的layout 講義,那份講義蠻棒的,建議去找來看看
9 n6 ~) K, z: n( g( I我今年也有比...不過沒交XD...所以沒有進' |: ?4 Y9 m/ W# Y4 j
分享一下我畫的rdelay
2 h1 ]/ r+ P. p9 _* ]4 m1 h) V空間沒有利用得很好,左右留白是想在畫top的時候可以補其他元件進來,或是補gnd...0 `, S$ j; L7 d- v) d" S
1 ]6 ~( W3 d* m4 ^9 b
& `. Z& S& _9 G/ ][ 本帖最後由 Shouwei 於 2008-5-2 02:38 AM 編輯 ] |
評分
-
查看全部評分
|