constant gm biasing circuit 問題

abeiptp

想請問一下為什麼M2都會設計成比M1 size大幾倍,但是positive feedback loop gain 不是等於
2 _5 X$ V$ ?- V+ Sgm2/[(1+gm2*R)*gm1] 嗎? 即使M2沒有比M1大,由loop gain公式看起來loop gain也是小於1,
不清楚M2設計成比M1大的原因是什麼? 還是我loop gain公式推導錯了?
謝謝!

abeiptp

我知道做大一點是因為要gm1=1/R 那他還跟loop gain 有關嗎?
( M+ X+ M. V. W) F  S因為Martin 250頁有提到,為了讓loop gain < 1 ,所以 (W2/l2)>(W1/l1)

賴永諭

loop gain 大略估算應該是(gm3/gm1)*(gm2/gm4)
當你要的gm1=1/R時,(W/L)2>(W/L)1
8 m) d1 [; P3 Y, g/ g3 \" e2 d7 q' x即loop gain>1且正回授下,對DC訊號而言會M4 Drain 會latch到VDD使得電路電流=0,
0 C3 r, W; W$ w8 T% e6 ^# O所以電路會有2個stable點,一各是我們要的DC點,一各會使電流為0,所以start up current is need,這是我們老師說的...
3 V9 j+ K0 j7 v' g1 _  p我想Martin可能要表達也是依樣的觀念吧,只是寫的不是很好哩!!
大家參考看看哩...

賴永諭

不好意思~~修正一下..上面寫的loop gain是一開始電流很小時不考慮R時,所以會發生latch使的電流為=0
當脫離latch 點時,大略事Loop gain=(gm2/gm4)/(1+gn2R)*(gm3/gm1) gm1=gm3
所以當脫離Latch點時是 loop gain <1的穩定點...我想作者是想表達這樣的想法吧..
+ f- Z" u, Z, L: C# s4 A thanks!!

LAS.xs

目的是使M1M2過驅動電壓有一個差值，產生電流吧
. v3 \8 ~5 E: h; ]Iref = (2/k*R2)*( 1-1/√k) 2

finster

原帖由 LAS.xs 於 2008-4-9 12:00 PM 發表
目的是使M1M2過驅動電壓有一個差值，產生電流吧
% _% s0 A- E9 k0 y0 P) @Iref = (2/k*R2)*( 1-1/√k) 2

Behzad Razavi所著的一本"Design of Analog CMOS Integratd Circuits"裡面(我忘了是第幾章),在講Bandgap reference circuit那個章節裡有這種電路架構的公式推導
, h- m* b9 I5 B: q; i另外,書本裡頭有建議K取4是最佳值,因為√4=2是開根號後的整數值,若取3或者2或者5均會得到有小數的值,計算起來會比較麻煩

johnqhu

我的理解是：在一阶近似的时候，稳态下M1和M2的电流应该一样大，但是M2的S端有一个resisitor，所以Vgs2<Vgs1。所以需要把M2做大一些。使得Im1 == Im2。

sachiel

不好意思請問一下各位高手
這個電路需要調到兩邊電流差不多相同，才有抗電壓變化的能力嗎？
我目前使用0.18um的製程，但好像沒有辦法讓兩邊的電流差不多
大概會有1~1.5uA的差距
! b2 i, U' j' i7 s9 E1 B* ?  t各個CORNER下也大約有1~2uA的差距
請問這樣是正常的嗎？

finster

原帖由 sachiel 於 2008-4-24 11:53 PM 發表
不好意思請問一下各位高手
這個電路需要調到兩邊電流差不多相同，才有抗電壓變化的能力嗎？
我目前使用0.18um的製程，但好像沒有辦法讓兩邊的電流差不多
# T8 d# Y/ C8 n+ y/ Z$ e5 m3 ]大概會有1~1.5uA的差距
: d0 A' _' x6 q1 m" a各個CORNER下也大約有1~2uA的差距 ...

. h4 j5 ]# Q+ ]' g' v. |6 l
4 O) M: [: B. u# s9 _7 O正常
9 V+ Y3 [% J1 m/ Y8 m4 W但要留意一下工作電壓變化時,其電流是否有異常的變化
如果有,MOS的size和電阻值要稍微再作調整

welton

M3跟M4的VDS在Supply sweep時一定不一樣,所以由CLM造成的IM3跟IM4一定不一樣,就會造成Iout與計算值有差距.不加電路解決只有在VDD=VGS1+VGS3時,IM3~=IM4

LAS.xs

這個又如何分析呢？
5 X; O  m) ^: z" q有多個環路，並且嵌套在一起，以哪個環路為主呢？

wxw622486

对于第一个图,可以这样一来理解:在电路启动过程中,电流是由小变大,电路中电阻的电流很小,可以忽略!!M2設計成比M1大是为了使电路环路出现正反馈!!电路才能正常工作!!如果M2設計成比M1小,电路无法正常启动!!!!
    当电路电流很大的时候,流过电阻的电流不能忽略!!要使电路稳定工作,需要的是环路负反馈!!!电阻在这个时候起作用!!!!
4 G( x& I! S: P6 h) ?% T
+ {/ c' k6 E6 E* n' f! ?( h在启动到正常工作,电路稳定,是正反馈为主,负反馈为辅-----负反馈为主,正反馈为辅的过程!!!!

wxw622486

对于第二个图可以这样理解,它是从电路结构转变过来的.是自偏置电路的演变!!!,T1工作在亚阈值区,电流大小为VGS(T1)/R,在这个电路要正常工作还需要启动电路!!!!

wxw622486

其实这个电路只有一个环路,你可以从别的角度分析,输出提供�定的电流,作为点电流源,理论要求输出的电阻要无穷大,实际不可能,主要方法就是让输出的电阻越大越好,从这个角度看,输出端的电阻就是R*GM(T1)*RO1*GM(T2)*R02.输出电阻很大,达到�流的基本要求!!!

wxw622486

在分析偏置和基准的时候其实结构原理不是很多,主要是结构演变,提供更好的性能,满足电路系统的要求!!!!!!!多看书有很多的好处!!!多看多想!!

LAS.xs

原帖由 wxw622486 於 2008-5-5 10:39 AM 發表
对于第一个图,可以这样一来理解:在电路启动过程中,电流是由小变大,电路中电阻的电流很小,可以忽略!!M2設計成比M1大是& ...

5 Y  B5 X6 w% W0 F" @: `0 x第一個圖一直都是正回饋吧，沒有出現負反饋。只是增益小於一，所以穩定。

賴永諭

This is a bootstrap reference circuit.
9 B" R6 r  a. g! S! [3 gMaybe you can see the improved Wilson circuit and bootstrap circuit of the Alden's book.

hiyato

幫樓主補充一下，是在Behzad Razavi所著的一本"Design of Analog CMOS Integratd Circuits"的
- ]  W6 [% Y; |  f7 I& |/ Y第11章Bandgap reference circuit一開始，敘述與電源無關的獨立電流源。

temes

the first circuit ,why you think current is small, resistor can be omited.
i think the first circuit needs startup circuit.

賴永諭

第一個電路當然需要start up circuit,不然電路會Latch 住阿..就會電流＝０阿!!!!