|
回復 6# 的帖子
即使沒有畫出 反相器的 LAYOUT
- m3 ?$ Q2 U; U5 A9 |6 p8 M3 X0 z; r$ Y2 e; W
也會知道 好的反相器就是 rising/falling 時間 必須要盡量接近7 T: p1 f; ], ]* N( Y
0訊號 通過反相器的delay 與 1訊號通過反相器的delay 的skew也要盡量接近) y" P& e$ i4 N' q$ P
如果反相器用的SIZE大 要怎麼畫 FINGER% [ v- A; J4 h7 o& j
finger 要怎麼擺 會比較能夠抵抗 process variation
3 }2 _4 S2 K0 Y' i1 |! M u, g3 A2 e2 G
其中 如6樓所說 PMOS 與 NMOS在 相同的 Length情況下
( I& S# g$ I& A% @ [3 H) K. KPMOS width必定是 NMOS width的兩到三倍9 p3 Q0 V8 ?; P: Q$ j
2 y7 j2 H, X2 H) w* t+ x其原因是因為 不管是哪一家的製程* e7 h. @" O! W7 ^3 Q+ N" O" z
遷移率 (mobility) NMOS都是PMOS的兩到三倍; r5 d. u f6 o; g+ R, I# m
所以 PMOS 必須使用兩到三倍的 W/L9 L* G6 ]+ I& J" t; P% b
才能得到 跟NMOS一樣的Idsat- r7 G! L1 B( M' K$ I
* D# k) d: Y" v8 e9 @- g這也反映了 其實LAYOUT也需要懂一點元件物理的觀念
' q# F+ B- N. l9 l9 \# |, h這對找工作絕對是加分. |
|