Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 7067|回復: 19
打印 上一主題 下一主題

layout 設計風格之討論!

[複製鏈接]
跳轉到指定樓層
1#
發表於 2008-12-11 14:45:38 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
layout人員拿到一個電路以後,應該如何布局電路呢(我只指一個模塊)
& f7 b/ w( B; ~: x" t8 {) j/ x) I% ~" E3 M
我喜歡把PMOS和NMOS各放一排,PMOS放在上面,而NMOS放在下面。電源和和底線呈上下平行走線。這樣似乎比較浪費面積。匹配管子比較偏好交叉二維匹配。4 x- j9 P0 @" O- T( N" n; ?0 c" v

, \. W9 i. p5 q/ B# W( h) M' Q各位大大,你們是怎么布局的呢?
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
2#
 樓主| 發表於 2008-12-11 14:47:34 | 只看該作者
請大家說說自己的風格。討論各種方法的優缺點。
3#
發表於 2008-12-17 19:41:47 | 只看該作者

回復 1# 的帖子

應該先看看是類比電路還是數位電路吧?
5 t  r# {# ~3 T3 B: G5 L' A9 z5 `; J3 H* P$ C
如果是邏輯電路 PMOS NMOS分別放上下兩排
7 V* v: e  m  t) T6 O這我也是這樣做
6 J9 {7 G' n3 g, L( N% J# U9 M. ]; e/ W# G8 y
類比電路就不一定了
4#
 樓主| 發表於 2008-12-18 10:48:16 | 只看該作者
咋都沒有人討論?????????????
5#
發表於 2008-12-18 12:43:39 | 只看該作者
我觉得Digital和Analog差别还是比较大的!/ [* V1 @6 Z' K2 h  R5 \& I
Digital主要是size方面比较优先考虑
4 e( u% p" P) e) f! W
$ [. b8 x6 U) k4 P5 H/ SAnalog主要是性能和匹配方面要优先考虑
6#
發表於 2008-12-24 17:23:02 | 只看該作者
我lay的是analog ic,我習慣先lay 重要的mos(p/n),接著擺重要mos上面或下面的current mirror,最後再擺switch mos或logic gate。一邊擺一邊想訊號怎麼走,power路徑等等。當然最後都會是一個很漂亮的方形。
7#
發表於 2008-12-24 20:37:26 | 只看該作者

回復 6# 的帖子

,很不错!
8#
 樓主| 發表於 2008-12-25 12:52:22 | 只看該作者

回復 6# 的帖子

有段时间就这个问题有点困惑,6楼兄弟给我了点启发!不错。
9#
發表於 2008-12-26 20:11:25 | 只看該作者

感恩

贊哦∼8 i$ t- g) i+ ~& \; h6 h
感覺真是收穫良多
3 I& t0 U3 ^4 K( E+ d. s謝謝各位大大無私的奉獻贊哦∼- D* A2 w; `  o: o8 ^7 X
感覺真是收穫良多
7 r5 S1 [: C- m  C) V4 W謝謝各位大大無私的奉獻
10#
發表於 2008-12-29 17:38:14 | 只看該作者

回復 6# 的帖子

完全同意...
; g0 f8 i& R) D- S% Q( V( x9 ~還有我會留意所有的well, diffusion 是不是足夠,而且最好是矩形' }! O. R* g  m' B) K/ E) ^% C
再看看metal 上的via 是不是足夠,多加一點可以對yield 有點幫助
11#
發表於 2009-2-3 15:20:32 | 只看該作者
謝謝6樓大大這麼好的見解。 / f5 Q+ H, V0 b* F/ w
進layout界快滿2年,總覺得自己還是原地踏步…; b( A: t, |$ \" Q8 O7 ?
有時想起來挺慌的。
12#
發表於 2009-2-3 16:11:18 | 只看該作者
多做项目才行!多看产品也行
13#
發表於 2009-2-9 17:01:50 | 只看該作者
是啊,我进入Layout行业也快一年了,感觉自己进步的很小,每次看到人家的布局,就感觉自己画的太刺了.
14#
發表於 2009-2-11 15:36:57 | 只看該作者
看電路的複雜度 先做好floor plan 儘量做成方型 才是 layout 王道呀!!
15#
發表於 2009-3-5 09:41:09 | 只看該作者
学会合理布局才算是入门,要知道自己为什么这么布局,好处在哪,还有什么要改进的地方,能说出一二三来,就算有进步了
16#
發表於 2009-3-5 10:55:46 | 只看該作者
真是好觀念7 P6 v6 P- U3 m) h) M; Q8 }
先劃重要的mos再劃current mirror其他留最後- {$ D, b5 h9 N
不過通常結果大概都是pmos在一起,nmos在一起( i( n# k1 a" V# m* ^
所以我以前總會有analog layout與digital layout plane
! V2 o- ]& S; k8 R' b5 o" ~, Y, ?很像的感覺,現在離清它們不同之處了
17#
發表於 2009-4-23 15:09:19 | 只看該作者
會先了解POWER LINE的路徑走向為何3 T# p) Q9 c! _$ N: g( V, F
再來擺放MOS即接線
- o( Q/ o5 k" `  k& T或許有些籠統
" B3 U% h/ k4 T/ H/ q2 {因為我LAY的是DIGITAL# I5 u! W; ]: _3 N3 H7 X
所以了~~~盡量壓空間就是了
, m( D4 N& S& ~, x) l當然最後還是要成矩形
18#
發表於 2009-4-23 22:17:10 | 只看該作者
贊同六樓大大所言
5 B/ w; i) y! v' y  W, P  F2 y: `+ \: D
analog ic,我習慣先lay 重要的mos(p/n),接著擺重要mos上面或下面的current mirror,最後再擺switch mos或logic gate。一邊擺一邊想訊號怎麼走,power路徑等等。當然最後都會是一個很漂亮的方形。
19#
發表於 2009-7-20 12:02:33 | 只看該作者
我是會先看整各TOP電路的關連, 想POWER LINE 要怎樣走,接著跟六樓樓主差不多,也事先把一些 current mirror 或是需要common centroid 的MOS 先畫,燃後在慢慢擺上一些比較不需要注意對稱或是偏數位的電路上去,先考量效應跟連接的關係再考慮面積(類比電路),
20#
發表於 2009-7-20 15:19:10 | 只看該作者
如IC過大, 需與其他人共同合作的話, "界面"與訊號可能要先定義清楚較佳.
: t7 c7 Z# ^% a7 @5 i  u確實, analog layout 不能清一色要求面積小, sensitive path, cross talk, match, and isolation 要優先考慮...
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-6-16 04:58 AM , Processed in 0.142018 second(s), 19 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表