10 Chipcoin
有沒人有類似這個的疑問?( p0 N# }2 g# r
Can someone tell what are the different EDA tools that exists?
$ U% _* C" t6 T0 D" B6 O- s7 c / ?" ]5 ]& h( f! G1 e0 `0 V
本版這些主題(投票、討論)你都看過了嗎?
' c1 u" M4 ?) _8 E |: ~
3 Q# o& Z4 \, Y" @6 e# Q" t0 } EDA戰雲密佈!RD戰力分析? 3 `% h4 o5 m/ `- u
實現65 nm設計需要購買哪些DFM工具? / ?' D' L( t* F0 v. H
DFT 使用工具調查 DFM 工具戰力分析 : i8 W7 ?% O+ }6 e: V
Cadence軟體工具介紹 Synopsys軟體工具簡介
! |( l8 q' A( ]! i. e6 K( V 預測2007年十大熱門EDA議題 " ]2 ~+ B( ~* `% j5 u) r! d' y
# U: B s1 Q+ H4 D# b- @
EDA Innovation through Merger and Acquisitions
* G s0 u6 Q5 D9 ~3 t8 n / f7 [; F0 f: m& j7 f
2 S$ Q$ A5 V' N }9 ^" \$ ]$ ^! T3 x2 }- C
但是這樣就算瞭解 EDA產業的現況與未來了嗎? 如果還沒有?
/ a0 \& |$ k. x+ ] 也許參照 對本版討論有興趣者請進來交流 ,讓我們開始 從EDA的設計知識佈局起來(design & layout?) :
/ W3 M# a( ]6 y) P4 e ) _2 N2 e* a' E+ S2 A0 f5 }, O! p% y
這個版是EDA愛好者、從業者的,請協助參與、跟貼討論:* O/ X- o" ]3 y7 G; \
( ^! \9 T2 w3 h$ f, y% R4 W& p 1.知識主題:2007年的EDA相關技術知識、市場趨勢、設備應用...等,「該有的、有疑問的討論」有哪些?0 F! O7 u) C. N: J ?% H; D
2.版主人選:版主你有無推薦人選?目前版上積極的、有能力的好像不少?有發過言、投過票請來毛遂自薦!多多益善?
+ o; s; A2 z2 F3 I' \ 3.激勵方案:也許...
+ s& [5 a% u( P7 ]* h$ r3 [" h2 H3 L Leo :至於激勵方案, 我想至當然是需要的啦! 多些積分可以獲得一些"合作方案"上的優惠, 或是更進一步閱讀權限...可能都是不錯的想法...
, ~; o# @% y0 l- p, S6 o chip123 在沒有 APR 討論區 :
8 K) G# w" u% ~7 q4 c% n Intended to provoke thoughtful discussion, the goal is to increase vendor/customer collaboration leading to more productive industry practices.
- B( }% E9 X7 i8 Q5 r5 C; p # X! | P) a# [5 N! G( l
chip123先至少拋兩塊大磚出來:1.EDA tools到底該怎麼分類?2.每項分類又有多少家vendors? - k" A8 {6 O) d1 P' H& b
! g# n/ d ~' k' [. J6 {, B. `6 W6 V EDA 電子設計自動化 q# y# a8 S1 R5 D4 J' Q9 w2 T" {
Ø ESL設計與模擬design & simulation
. t0 J; b1 n& ]8 u" [. ^( l2 } Ø RTLsimulation
! h- C6 c& d; L8 E& O& l$ Q Ø 邏輯合成 Logic synthesis
4 K; R4 F% C! l( I6 }6 {/ c+ z Ø IC 實現 (Implementation)
) u; O* ?: I! I3 u! E Ø 定製佈局和佈線 Custom layout ) ?( Y' [6 G6 Y% A2 W
Ø 設計規則校驗 Design Rule check
9 u G" T6 @( X9 g. t4 E+ g0 ? Ø 解析度增強 (RET) 技術
3 o0 @4 }7 R1 b Ø PCB 版圖工具 layout tool ! p& E- X& ~1 i: z4 a
Ø FPGA 整合 ) J2 n3 U3 P7 f% u( F& Q: I5 L
/ s6 A3 ]0 y! b' x' z5 q
EDA Tools 的次分類 + W0 Q- t# p1 p
4 C+ O' ?- D5 h* x: U/ x
RF Simulator ( Xpedion ) 6 s; q( G% D4 o. `5 @
Transistor-Level Debug System ( Sandwork )
6 \3 t( i- B1 R/ x' w Project & IP Management ( Synchronicity ) ) C1 v1 _6 P1 \& L# _# S
HDL Simulator and Designer Series ( Mentor )
5 [' b: `7 P0 B Characterization ( Magma's Silicon Correlation Division ) $ E! c! y' l$ V# A
PCB Layout & Signal Integrity ( Mentor ) 2 K+ c0 w) o0 D( \. y) A2 \: r
Physical Synthesis and Prototyping System ( Sierra Design )
, v9 M3 m9 y* f0 s* a; o Automatic Constraints Generation ( FishTail )
9 w9 h8 w& P. }$ C Verification and Emulation ( EVE ) 4 ~. U7 [5 M# v4 M& n
Power Analysis ( Sequence )
0 F1 H5 w9 ]7 b3 w" [, E7 ^ Integration of OrCAD & PADS PowerPCB ( Precience ) 1 m0 o1 A* [# y% V9 t
Component Obsolescence & Supplier Management ( Precience ) $ W) V7 c! E& T3 d5 Y6 v/ A8 S
PCB CAM ( WISE Software ) * q- T* [3 l6 b3 b$ |% D/ i
( d. r8 \# S+ }) ^
EDA環構服務 1 e* n) @% \/ P: }' l2 b+ |" _
http://www.nspark.org.tw/nspark/EdaServiceAction.do 7 O- f" S) [' Q' n: D( {. ~
我來回答