10 Chipcoin
有沒人有類似這個的疑問?
! r) s2 }5 @# K/ E& D7 p Can someone tell what are the different EDA tools that exists? 7 X Q, T! J+ y7 V
F2 o J# k: `+ a# t; f
本版這些主題(投票、討論)你都看過了嗎?
; B7 R0 z' n' z. Q, n$ C3 {) J& i 1 F) L, T" q( d- b7 v
EDA戰雲密佈!RD戰力分析?
3 i" G. ?# Y, d8 @# W9 q3 @% G. p 實現65 nm設計需要購買哪些DFM工具?
( g* C, \- @, f0 Y% R DFT 使用工具調查 DFM 工具戰力分析
+ t4 j+ ^2 [$ A' o Z* Z, E Cadence軟體工具介紹 Synopsys軟體工具簡介
- f5 x. e; q, H1 o5 w. h3 X4 c! I 預測2007年十大熱門EDA議題
2 L: A# H" {, X$ [, A 5 D" O& b, K' {2 W! q# T6 H! p
EDA Innovation through Merger and Acquisitions 5 X* o M% E6 g# N
/ ]9 [* F6 F- e 7 f9 X* Y4 S2 w+ l7 X N
: R- o5 {) M$ X8 S& Y$ r+ ]2 d; p
但是這樣就算瞭解 EDA產業的現況與未來了嗎? 如果還沒有?
8 p3 s# R5 o" \& _1 T. w 也許參照 對本版討論有興趣者請進來交流 ,讓我們開始 從EDA的設計知識佈局起來(design & layout?) :
& ?$ N1 u' y: n! S( D# A
T4 }( s& c2 d& S+ c* Y 這個版是EDA愛好者、從業者的,請協助參與、跟貼討論:
6 }0 p8 a' P, v & B" C# w' U8 I* b" c
1.知識主題:2007年的EDA相關技術知識、市場趨勢、設備應用...等,「該有的、有疑問的討論」有哪些?$ p/ r$ F4 l8 D4 v$ g7 O
2.版主人選:版主你有無推薦人選?目前版上積極的、有能力的好像不少?有發過言、投過票請來毛遂自薦!多多益善?
. Z1 ], |( w3 B/ Q5 W3 G 3.激勵方案:也許... $ L; I: I* J, P! I- w/ M
Leo :至於激勵方案, 我想至當然是需要的啦! 多些積分可以獲得一些"合作方案"上的優惠, 或是更進一步閱讀權限...可能都是不錯的想法...0 ]1 Z$ U8 [% N. \0 n9 t
chip123 在沒有 APR 討論區 : T* \' z# ?! Q7 d
Intended to provoke thoughtful discussion, the goal is to increase vendor/customer collaboration leading to more productive industry practices. # g* ^0 j# Z G, O& M# C5 b# ~6 G- N
4 N4 K8 q3 n6 M( F& Z' t5 c& p0 D) h
chip123先至少拋兩塊大磚出來:1.EDA tools到底該怎麼分類?2.每項分類又有多少家vendors?
4 X3 S- X+ s9 t) M& a 1 [( |( q3 R6 q4 }: {" K) P
EDA 電子設計自動化 ' z" {+ [$ y6 q9 u' I g2 X: A
Ø ESL設計與模擬design & simulation
9 e+ I& E& O C2 g! |2 M Ø RTLsimulation $ q' n6 T( ~: i4 K
Ø 邏輯合成 Logic synthesis 9 c9 f5 {" u* o3 `# H
Ø IC 實現 (Implementation)
; q2 R- P% X, x" g# I0 G4 H Ø 定製佈局和佈線 Custom layout
8 ^5 v7 b# t& P1 {& {3 K6 E# J Ø 設計規則校驗 Design Rule check & J. Z9 M% J0 d$ X4 A `& |
Ø 解析度增強 (RET) 技術
: C; D" ^- k& t: L( [ Ø PCB 版圖工具 layout tool - X; M, M3 }, f; ?9 ^/ q
Ø FPGA 整合 : K- h2 V' C5 Q' n3 J
, q, ?' b v5 V1 \, B EDA Tools 的次分類
- V) [/ u& W( C, {0 z
# y* n1 m5 d. u9 ?, n RF Simulator ( Xpedion )
9 v4 a5 @9 U: F4 o1 I! i- k Transistor-Level Debug System ( Sandwork )
" e6 ^/ A9 F9 f" x0 k. a9 { Project & IP Management ( Synchronicity ) ' c8 I5 n* Z( C; O' q
HDL Simulator and Designer Series ( Mentor ) 7 i/ O' g) }. I, E' N% X
Characterization ( Magma's Silicon Correlation Division )
/ S0 @4 A" v, q4 j# y, a8 [ a PCB Layout & Signal Integrity ( Mentor )
/ P* w& Z( ^/ W# v T2 j Physical Synthesis and Prototyping System ( Sierra Design )
3 H: i& J# s) D/ F1 J9 q Automatic Constraints Generation ( FishTail ) % x8 K! d, R( }0 @
Verification and Emulation ( EVE )
/ u+ ?7 }+ R( D/ \ Power Analysis ( Sequence )
- A# ] {4 |7 o Integration of OrCAD & PADS PowerPCB ( Precience ) " c' m+ |+ k6 c- V' K
Component Obsolescence & Supplier Management ( Precience ) 4 S5 q8 f& ?+ L+ }
PCB CAM ( WISE Software ) 6 D. n) Z: R9 z4 j% b
, Q4 z% x% B. K
EDA環構服務 , Y7 N( f5 p7 I [4 @1 ?$ G
http://www.nspark.org.tw/nspark/EdaServiceAction.do $ I% P( d* C$ n4 p$ g& E5 h
我來回答