10 Chipcoin
有沒人有類似這個的疑問?/ K& u& i5 G1 g, t8 b
Can someone tell what are the different EDA tools that exists? & \6 n; ]6 g [% N0 D
( T3 l4 W7 e' J
本版這些主題(投票、討論)你都看過了嗎?
# @$ K$ V- M# J9 c% M0 D" G
' k0 |/ I2 @! \0 @5 i% a0 s EDA戰雲密佈!RD戰力分析? . P9 T9 q6 u# C9 X
實現65 nm設計需要購買哪些DFM工具?
) p' A8 L2 i' D, R9 |# k DFT 使用工具調查 DFM 工具戰力分析 * Q9 R1 |% |2 g; T3 c3 t# D- t8 ~
Cadence軟體工具介紹 Synopsys軟體工具簡介 + H, J6 A- I" u" F
預測2007年十大熱門EDA議題
8 Z" [2 u+ r2 R* ^ " \; z7 Y* Q: i# Z4 V. Y# K! x
EDA Innovation through Merger and Acquisitions + B L9 L! w' z8 o8 a
% @+ @) X7 J7 w, j! T
) Q& O5 C* w+ ?& Q D' b) E5 J
, ?9 K& ^8 B8 {+ z- O: P 但是這樣就算瞭解 EDA產業的現況與未來了嗎? 如果還沒有?* Z% d, T; N1 r. a2 l$ t
也許參照 對本版討論有興趣者請進來交流 ,讓我們開始 從EDA的設計知識佈局起來(design & layout?) :
6 R9 o: }! s+ G9 T 6 S1 G. f5 ]% _6 k H
這個版是EDA愛好者、從業者的,請協助參與、跟貼討論:
4 j$ Z' C8 p" W4 d + D% z2 f% B& h
1.知識主題:2007年的EDA相關技術知識、市場趨勢、設備應用...等,「該有的、有疑問的討論」有哪些?
9 a* T! s4 q+ O 2.版主人選:版主你有無推薦人選?目前版上積極的、有能力的好像不少?有發過言、投過票請來毛遂自薦!多多益善? 9 }8 h P" \( D
3.激勵方案:也許...
2 n- H7 M. ~( M. n b, U, g0 u Leo :至於激勵方案, 我想至當然是需要的啦! 多些積分可以獲得一些"合作方案"上的優惠, 或是更進一步閱讀權限...可能都是不錯的想法...+ e4 S- i7 m4 x4 ^3 W! s
chip123 在沒有 APR 討論區 : 8 A {6 ~7 |: t; A! L
Intended to provoke thoughtful discussion, the goal is to increase vendor/customer collaboration leading to more productive industry practices.
; o* E. v" U9 Z+ |5 m) {" K/ O 1 @5 a8 Y. q2 U [
chip123先至少拋兩塊大磚出來:1.EDA tools到底該怎麼分類?2.每項分類又有多少家vendors? 9 R5 m% Q. W3 |- s# R" q
! J$ y6 A& H, w: e7 f4 l EDA 電子設計自動化
, k; A: `; j _( V/ e5 H Ø ESL設計與模擬design & simulation
4 x( z$ [$ y5 |& G2 o Ø RTLsimulation 1 G% u$ |* E8 W" P
Ø 邏輯合成 Logic synthesis
* r9 H' k1 `9 X4 [) u4 ]5 ^ [3 ]4 ? Ø IC 實現 (Implementation) & U0 t+ m" E3 I8 J0 _
Ø 定製佈局和佈線 Custom layout ! @+ x( f: l8 B* D. I: ~7 K$ W; O1 A
Ø 設計規則校驗 Design Rule check 9 f# S% B+ R7 Y
Ø 解析度增強 (RET) 技術
% j6 v) K9 j, r- k Ø PCB 版圖工具 layout tool , O- w; C" C& k1 t% [/ O
Ø FPGA 整合 2 l* v! m' s1 Y2 Z1 w( }' Y
& P% `# l7 E" C7 U
EDA Tools 的次分類 ! a. D3 J% [& W' l' k
5 A0 |( x! t1 F% k9 b# R2 p. X
RF Simulator ( Xpedion ) $ a8 O$ j' I1 w9 V: `7 n: M
Transistor-Level Debug System ( Sandwork )
4 V2 e' V3 ~3 J) R Project & IP Management ( Synchronicity )
% r$ `; }' h2 f+ u, P HDL Simulator and Designer Series ( Mentor ) 8 B3 Z# F( F3 ^, v/ ^
Characterization ( Magma's Silicon Correlation Division )
1 a, g4 w3 X5 `, v5 E8 l: Q PCB Layout & Signal Integrity ( Mentor )
8 O# H% y4 o& d! e L9 _ Physical Synthesis and Prototyping System ( Sierra Design )
3 y5 o/ L: \1 L4 r5 h Automatic Constraints Generation ( FishTail ) & ^" k2 M9 g# l: i3 k+ |
Verification and Emulation ( EVE ) ( X4 B4 J& P1 J0 A8 N
Power Analysis ( Sequence ) ( F4 b* H% O0 t, c5 f% Y N
Integration of OrCAD & PADS PowerPCB ( Precience )
; c- e0 M2 j( f1 s5 t5 K Component Obsolescence & Supplier Management ( Precience )
/ Z, u0 j9 P$ t PCB CAM ( WISE Software )
' u5 K8 a& H8 `8 [3 K
- X5 z0 N4 m5 i" d; `9 R# U EDA環構服務
, Z; a: I# ?7 f, f9 |+ O http://www.nspark.org.tw/nspark/EdaServiceAction.do
1 y3 ~, U$ y% P( l, i
我來回答