VHDL新手問題

w10789173

當我宣告如下:
A : in :std_logic_vector( 7 downto 0);
請問為何只有需要一隻腳就可以代表8 bits,可是我們實際用的IC都是8條資料線,我有點混淆,能否請教大家,指點一下,感激!

ikki

這應該最基本的訊號宣告格式, 其實它宣告出來是個array,
/ v$ g" R5 b! m3 h( `( 7 downto 0); 共 8 個 bits

winslow

ikki 說的正確
這個宣告其實是一個可以看作BUS，實際上是需要有8條資料線，也會用掉8條資料線的資源，這個方式與VERILOG宣告不一樣。

kevin

Bit vector 宣告也是.
; P* |1 ^0 d- }7 m' wEx.
Signal S1, S2, S3: std_logic_vector (7 downto 0);
Signal B1, B2, B3: bit_vector (7 downto 0);
B1<= “11001100”;
4 K$ Z7 ^" Q- Q( yB2<= X”FF”;
2 {0 N" R* U2 N9 bB3<= “11” & O”77”;-- Match the length by concatenating 2 bits with two octal digits
( k, S3 i. o; m+ QS1<= “11001100”;
- G9 _3 D$ g- y$ O% R& M2 iS2<= To_StdLogicVector (X”FF”);
S3<= To_StdLogicVector (O”377”);-- Length taken care by To_StdLogicVector( )

w10789173

原來如此,感謝各方的意見與指教,另外小弟再請教個問題

http://www.xilinx.com/products/boards/s3_sk_promo.htm

這個網頁上的tool kit哪種比較適合買來自己用?
0 F+ i" a3 O0 W9 ~0 l* d, S
- s& D2 l/ u$ T: b+ h2 d6 \Sparten 3 跟 Sparten 3E的差異有哪位知道的呢?

1 n, W. M2 ^9 n/ C" S我想買一個適合自己練功且又便宜的ASIC tool kit,希望日後也可以支援個人所設計的DSP處理器的燒錄

懇請大家給我點意見,xilinx的產品線好多,讓我實在是有點眼花撩亂呀...

w10789173

原來如此,感謝各方的意見與指教,另外小弟再請教個問題
$ g- U) L' N2 Q, F' n1 s0 O
0 R- f! K1 m. Lhttp://www.xilinx.com/products/boards/s3_sk_promo.htm

這個網頁上的tool kit哪種比較適合買來自己用?

Sparten 3 跟 Sparten 3E的差異有哪位知道的呢?

9 [4 V; R3 L, r1 B& h) f5 L1 \我想買一個適合自己練功且又便宜的ASIC tool kit,希望日後也可以支援個人所設計的DSP處理器的燒錄
, l9 _2 I  r$ W, W
懇請大家給我點意見,xilinx的產品線好多,讓我實在是有點眼花撩亂呀...

kevin

SPARTAN 產品表,比較XILINX SPARTAN 系列FPGA.
8 L) D& G# T( A6 [5 l- P

tommywgt

個人會建議Spartan3E starter kit 或Spatran3A starter kit