|
BULK與SOURCE端相接的原因除了避免LATCH-UP,另一個就是- g$ D% _) v, l, P7 C! j: y
避免BODY EFFECT 也就是基底效應,如果你有讀過VLSI的書不難, U4 n% U% G7 J) D& J% N
了解SOURCE跟DRAIN的導通必須透過"空乏區",空乏區的產生必
% N5 ]( A# o8 W( h, z& X) m須透過從GATE端輸入的電壓,當輸入的電壓大於臨界電壓時空乏區
: P. Y( t5 d: l' p/ F' N才會產生,臨界電壓與SOURCE端的電壓有密切的關係,如果沒記0 a: d" v0 M5 Y0 n% n4 q: Y* I: [
錯GATE電壓+SOURCE電壓等於臨界電壓,如果SOURCE端電壓
, |# q' w2 e4 F不等於0,將會造成打開空乏區的電壓必定需要增大,相對這種情況% a5 L5 F/ E2 f5 j& \+ ]
下的MOS就不易被導通,而且增加了電壓上的損耗。, M; m& n5 \8 a, D1 D0 l
- M' i6 Q3 S' X, R/ d如果有寫錯還請各位指正,謝謝。 |
|