Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 7416|回復: 5
打印 上一主題 下一主題

[問題求助] DSP與FPGA同時運作的問題?

[複製鏈接]
跳轉到指定樓層
1#
發表於 2008-5-2 16:31:24 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
最近使用一塊自行layout的版子,上面有FPGA與DSP共同運作,希望透過FPGA加速DSP運算,
+ k- B" R3 {/ ^/ a" O8 Q0 X1 X+ M  k但是當FPGA當中有燒錄程式時' z3 w  D/ G. O; t% U  E
CCS會告訴我要 reset emulator,DSP的程式就無法繼續執行% V1 ]: |7 `6 x8 ]
不曉得這大概會是甚麼樣的問題所造成的?9 P" F. w" E/ i4 R/ }  D

$ n. z0 Q, ]5 C0 t/ t8 BFPGA跟DSP的EMIFA的所有腳位都有連在一起( A5 D' h1 d' n* F2 m
DSP是用6414,FPGA是EP2C35,CCS版本是3.1
# n2 V! i  ]4 Q. k$ }, A! Y- M$ z. ?8 `
CCS丟出來的錯誤訊息如下:
9 o% ]" F! H7 X( H/ d3 h# j
* o+ ]3 W7 q- Z; BTrouble Halting Target CPU:+ y- z9 d0 a& [" S" _1 u9 b4 P
Error 0x00000020/-11513 D2 r2 r5 p& [
Error during: Execution, + v2 R9 e  d2 F" m2 X# ^
Processor communication timeout.
! z. ^2 O4 Z; A+ YIt is recommended to RESET EMULATOR. This will disconnect each target,  9 z* t# K1 M4 X# q
perform an emulation reset, and then reconnect each target." w% t$ s/ n' u5 [  d" y( r3 h- D% V0 ?
Power cycle the target board before continuing.
4 K4 f% K! D+ f1 S* g8 m) Y
0 v- X$ H' w7 _+ D6 a[ 本帖最後由 guesswho461 於 2008-5-2 04:37 PM 編輯 ]
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
2#
發表於 2008-5-3 12:20:22 | 只看該作者
CCS告訴你要先 reset emulator,才能燒錄FPGA
0 G# E# v6 i* U- z你有用TI 的公版試過嗎 ?
) J* S& G% t' E7 x9 `+ v/ o我手上有一塊DMDK642的版子
, m8 v* o) C! m8 o找個時間溫習一下燒錄好嘞! A( ~2 P3 G; C

% T" ]  S5 n+ |- e- d; j4 ~[ 本帖最後由 masonchung 於 2008-5-3 12:27 PM 編輯 ]
3#
發表於 2008-5-5 10:32:11 | 只看該作者
大大是做什麼產品? 會同時用到EP2C35 & TI DSP?& P" I( ?) p. Z: A! g: I0 H$ o
^^
4#
 樓主| 發表於 2008-5-5 22:08:55 | 只看該作者
抱歉~還是沒辦法~我有reset emulator之後才燒錄FPGA6 \8 a  d" j  X# E0 `# M. {
不過CCS還是會丟同樣的訊息給我~
% v4 d, T; p2 z  h5 \, e( |! e. D" n( q
不曉得還有沒有其他解決辦法
8 z2 i, ~1 o. D" v' |用google這方面的訊息好像挺少的?5 }/ n1 m- p8 R
8 n3 r" N: L6 F" r  h0 }
這東西是內部的prototype~還在測試階段而已
5#
發表於 2008-5-18 01:46:53 | 只看該作者
我做過類似的板子
/ e# ~1 S! E( v2 d% E$ }只是FPGA跟DSP都跟你用的不一樣: g! c5 u( e  e; T! K
/ t+ d, K6 H( n' L: i% v" U1 V4 w
依我之前的經驗來看的話, 應該是你的FPGA在某些時間有異常的R/W或跟DSP之間的timing沒配好造成DSP執行了invalid instruction造成的( f7 p$ h! n9 H( L
! i1 U  Z& }1 p$ X, ]/ v
儘供參考...
6#
發表於 2008-7-25 09:36:59 | 只看該作者
注意 FPGA与DSP的IO接口,当燒錄FPGA之后,能使这些IO上有驱动,从而导致了CCS的讯息。解决方法FPGA对IO部分采用三态驱动。6 ?" j2 e6 @3 q: m$ p+ _
儘供參考... 请尝试一下
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-6-7 10:56 PM , Processed in 0.121015 second(s), 18 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表