请教有关LDO的问题

flying591

请问各位大大:
3 S: A/ c, b4 M. Q1.如何控制MP的栅极电压？也就是运放的输出电压.MP管总是不饱和，就算到线性区了Id才几个u！
5 X2 d) {" ]/ P) P0 y- _* L2.正常工作的LDO，MP应该工作在什么区呢？我看文献中有的说线性有的说饱和，很不解，在线性区电流应该很小啊？
3.LDO的dropout voltage是自己随意设定还是由放大器的结构决定的？为什么？
如果我想先看看DC的特性，用这个图先不加补偿块仿真可以吗？ 谢谢各位大大了！

0 b  v. x+ u* F) y( l
$ n  ?( ]  k. @% r9 p以下是 LDO 的相關討論:
Low Drop-Out Voltage Regulators
Rincón-Mora 《Analog IC Design with LDOs》
3 Y  e" A. N$ Y5 m" v. X4 J! aPMOS Low_Dropout Voltage Regulator Introduction
LCD Driver 設計術語簡介[Chip123月刊資料]
The evolution of voltage regulators with focus on LDO[NS講義]
Design of High-Performance Voltage Regulators
" V" m( C; }, D9 c

2 r/ D, ?* G# j' r9 F3 B( W
[ 本帖最後由 sjhor 於 2009-5-14 11:29 PM 編輯 ]

airy123

不加补偿可以观察电路DC特性，
6 I/ Y8 R7 X1 }* |& A因为电容相对于直流是开路的，
只看DC特性有没有电容没有影响，
3 y0 @1 p3 c4 y; w( `我一般做电路也是这么调的

flying591

原帖由 airy123 於 2008-10-16 07:07 PM 發表
不加补偿可以观察电路DC特性，
7 N0 s. k9 k4 l* q9 Y2 r7 J因为电容相对于直流是开路的，
只看DC特性有没有电容没有影响，
我一般做电路也是这么&#35 ...

哦 那大大帮忙回答下剩下的问题
谢谢啦

finster

以這種架構來說,控制MP的Gate電壓需要考慮到你的規格和應用情況
' W  N. b% s  ~也就是說,如果你的LDO應用在滿載以及無載的情況下,你的MP的Gate電壓各在幾伏,此時OP能否正常動作
/ j% M: C) P2 P' P# b& [& D
除此之外,我稍微算了一下你的Vout電壓
! l0 A+ B9 t- ]$ T9 S發覺到你的Vout電壓為3.32V,但你的工作電壓卻為3.6V,那表示你的MP在Drain和Source只有0.3V
/ s% Z. u9 D6 V, b0 O7 |2 y這樣子的情況很不好,因為那表示你的MP的Gate電壓會很難控制
- i* z& ~' ^8 H, r3 a) R建議你把1.245V的參考電壓往下降
+ v( b! G# `# b- @4 |) B不然這種規格的LDO會有問題
; s( k! n% u) g4 [  {
4 C3 }; C' m" G' t一般我們都是看規格再來決定一些參數值

flying591

原帖由 finster 於 2008-10-17 11:12 AM 發表
以這種架構來說,控制MP的Gate電壓需要考慮到你的規格和應用情況
# Y: J7 x- Z" }# ~也就是說,如果你的LDO應用在滿載以及無載的情況下,你的MP的Gate電壓各在幾伏,此時OP能否正常動作

除此之外,我稍微算了一下你的Vout電壓
9 E8 ?2 Y6 X' k6 {: t發覺到你 ...

* e+ g: H. }/ g, D9 {  |谢谢大大的指点，其实我做这个LDO只是为了发片论文，所以也没有具体的规格。我先做的基准源，输出的就是1.245，误差放大器和基准源中的一样，基准源工作的电压范围是1.8到8V。由于基准电压已经设计好了，就不能再变了，别的都可以改变。大大帮忙看看这种架构的LDO最好能做到什么样，给个具体的规格。
+ K" F4 h9 n5 @, d; y3 V. B谢谢大大！

finster

公式的估算是1.245=Vout*Rf1/(Rf1+Rf2)
! f  p5 k& p4 [( b) L其中1.245是依照你圖上所用的電壓,故而算出你的Vout約在3.32V
" X& O9 Z* N( v  S4 P1 _- S0 j而你說你的輸出電壓為1.24V,那你這個電路圖的M9的Gate電壓就接錯了
要接多少,真的要看你自己本身的設計

- U4 l) W, V+ Z2 T* T不過,從你上面的描述和電路圖兩相比較
發覺到問題還真多
電路圖上的工作電壓是3.6V,而你上面所言工作電壓在1.8V ~ 8V
7 {7 d' O% k0 O* j. i& M  m兩者的規格要求是不同的,而且,若是工作電壓在1.8V ~ 8V,
那你要先確認你的OP能夠工作在1.8V ~ 8V的條件,接下來才能作LDO的模擬,而不同一開始就先用3.6V
再者,因為你的工作電壓範圍很大,那你的OP該是用P-type input,而不是N-type input
你這兩項都完成了,才有辦法作其他LDO的模擬

fmgay

1.如何控制MP的栅极电压？也就是运放的输出电压.MP管总是不饱和，就算到线性区了Id才几个u！

MP的栅极电压是由负反馈环路决定的。在电路中的device的size确定的情况下，MP的栅极电压会随负载电流的变化而变化。负载电流越大MP的栅极电压就越低，也即MP的|VGS|越大。

5 u( k$ C: C. G你的电路中的MP device的size是2500u/1u，这是一个相对较大的device了，它的On电阻应该在几个Ohm的数量级，假设，保守估计 On电阻为10Ohm，输入输出之间的电压差为0.3V(如finster计算的)，那么流过MP source-drain的电流Id应该为30mA。 而你的Id在uA数量级，相差太多了
7 p: z  a) ^5 {) o' A先检查一下电路，看看每个节点的直流工作点是否正确。
       MP进入线性区的一种可能是电流Id很大，导致|Vg-Vd|>Vth，如果在电流很小的情况下MP就进入线性区那肯定别的地方出了问题。

fmgay

2.正常工作的LDO?span href="tag.php?name=AMP" onclick="tagshow(event)" class="t_tag">AMP应该工作在什么区呢？我看文献中有的说线性有的说饱和，很不解，在线性区电流应该很小啊？9 Q: R1 ~. P+

8 @* q% E8 |# k! N2 _( T. h* Y7 Q
# p/ C# O& [" ]1 b: x没看懂是什么意思

fmgay

3.LDO的dropout voltage是自己随意设定还是由放大器的结构决定的？为什么？
7 M& c" p! K% {# E/ }5 t# r如果我想先看看DC的特性，用这个图先不加补偿块仿真可以吗？ 谢谢各位大大了！

有两种情况：

# ?% Y" n5 H- D) d2 E) _9 H一种是MP允许工作在线性区，这时dropout voltage由MP的size和OP输出电压的下限共同决定，size越大，op输出电压的越低，则dropout voltage就越低。
$ s# J) b# Q, u. P9 G4 }
1 N9 m$ m% a( P6 t两一种情况是MP不允许工作在线性区，此时，dropout voltage一般只和MP的size有关。size越大则dropout voltage就越低。

从spec的角度，可以认为dropout voltage是最小输入电压和输出电压的差。当然，也有特殊情况。

USTM

小電流輸出時：MP工作在亞閾值區
* n. z% {* Z1 q+ a- U, q9 @大電流輸出時：MP工作在飽和區
大電流低dropout voltage時，MP工作在線性區

122013137

原帖由 USTM 於 2009-4-29 02:47 PM 發表
0 F' B/ i' x# q- M/ P小電流輸出時：MP工作在亞閾值區
大電流輸出時：MP工作在飽和區
% w: i0 r% }9 j. _大電流低dropout voltage時，MP工作在線性區

* Z: b) ^# B2 ~: A0 v这样补偿就只好动态了~？