當我的訊號線過長時(類比訊號線，很急切要解決的問題)

bernie820

您好

想請問高手們
: r! a) N  \* ~0 E目前已設計好一ADC，初期模擬也沒問題，
但是在佈局時遇到一個問題，就是我的訊號線會很長(類比訊號線)
不管怎樣改變晶體的位置，訊號線都一定會很長

3 f, L# }  I! S, s. l+ T1 k; Q這樣一來一定會遇到天線效應和訊號衰減兩大問題，

我知道天線效應改善是在訊號線上加一個diode的pn介面，將過飽和的電流導通在地而減緩訊號線上的壓降，
(問題來了喔)請問我是只要做一個pn介面(非真正一顆diode)做導通到地，這樣觀念是對的嗎？就是用一concatc接在訊號線上
% x! o8 Z6 k9 a而concatc外層接一nwell包住  這樣可行嗎？ 還是要用別曾"n"特性做取代？
) b) u- V+ E" t3 h0 Z
第二個問題，這問題不清楚該如何解決，也就是訊號線(類比)過長，要怎麼減緩衰減？

謝謝，請大大們提出你們的經驗和見解幫助小弟我。(很及切要解決此問題)

clarkhuang

回復 1# bernie820
  S2 w% `" h% z, s" e

  M0 p3 x" U( ?8 F4 z- \ 妳好 我提供我的方法 就是加一個二極體  且 加完 最好跟你的RD說 並加入NETLIST 這樣會比較洽當
- \, O: Q" \- O3 i
- e8 t; r4 V" z' m' ~通常 加一顆就好了 除非真的很長，那就加大二極體的面積 就可以了  這是我的淺見     有問題歡迎大家給我指教  謝謝
% a9 X- k: a' C; T7 P
一般我都會加在 CELL出PIN的地方

bernie820

回復  bernie820


妳好 我提供我的方法 就是加一個二極體  且 加完 最好跟你的RD說 並加入NETLIST 這樣 ...
* h1 s$ G8 `9 w0 ]/ jclarkhuang 發表於 2010-3-26 11:40 AM

4 k: e3 C; {4 R/ P# b' v
; H: }9 }' @5 `7 q0 U


! ^* _( B  D7 ~! q    請問您是直接加一diode嗎?
* ?7 [5 C( }+ S/ c( h3 ?8 M. X    還是直接用一個PN接面作等效??
" c% a+ P6 }& {7 n: ]$ R8 H( W    加入NETLIST是怕沒辦法整合是吧!(但若用製程的PN等效方式 應該可以解決這個問題)

    那請問有可啥方法可以改善我訊號線過長導致訊號衰問題嗎 ?麻煩您了

( g8 B2 B9 s+ X    也謝謝您的經驗

jacky_123

訊號衰減兩大問題: 加兩個inv 應該可以解決

bernie820

訊號衰減兩大問題: 加兩個inv 應該可以解決
jacky_123 發表於 2010-3-26 05:25 PM

9 x* L2 f% R* V- e: H8 d+ ?) _7 Y' U3 c- [
) ^8 ~  Y4 r: z6 P  R! Y
1 K+ o! L- _+ B/ m    我這個是類比訊號，非數位訊號^^a

' I0 t* w. b) \( ?  Z1 L. D" e   所以用這方法可能導致訊號判斷錯誤!

clarkhuang

妳好  
7 Y7 S" f: X5 z' m, O) Q
* [% ]- D- S  u6 g6 ?' G就你的問題 我有跟我們的RD討論過   其實在一開始 座FLOORLPLAN 時候 應該就會告知你哪些訊號線要注意了，還有長度不要太過於長，
有兩個方式可以解決你的問題:
1 A( Q! y1 W- ~7 K4 d. ^( ^0 e1.將此訊號線的CELL 移動到比較靠近要輸出或是輸入的地方
2.從新LA過吧  
3 R2 ?) A2 d- f- X) s
9 B' Y& _# ^2 B! L, o! f! i* y+ u所以 事前的 FLOORPLAN 很重要的  要跟RD好好討論 不然會做白工..    如果我的回覆有問題 也請大家不吝指教  好讓我快點成長  謝謝

lchuang

所謂訊號線過長造成衰減就是Metal導線的R增加造成,減少R可以把訊號線畫寬一點......
# [. E! I; F( h8 h/ S- f
4 k' e+ I( O9 q8 `* [2 a! L但緊接而來的是Metal導線的C耦合效應會增加~~~~以上並不是從Layout上看到長走線就會
( B4 F& W8 X5 P/ L4 @, s" H
* s3 a2 K- x# u% S; |: s馬上得知訊號得衰減,還是得透過RC-extraction方式把寄生的RC加回原本的電路上來模擬~~~
4 i% R) y+ ^5 l8 V* A/ j& T
+ C4 N+ n8 e) ^才會確切得知訊號是否真的衰減或者是衰減的影響有無影響到此IP的效能~~~~~

講明白一些....如果訊號線接的是G端....那都是Mega級的R.....
+ g5 S% `: Q* R3 n. z) v/ j: f5 W
" Q/ D+ Y! _8 i# s跟你那長走線不到K級的R這些都可以加回原有的電路來模擬就能清楚看到了~~~~~
; Z5 {. V. j4 H  P7 k
PS:訊號線再怎麼走....有一兩百已經很誇張了.....去看看一個單位Metal的R就知道囉!!!

bernie820

妳好  
" q/ J. `( a( ]% q$ V" j  `( C1 }
3 }3 e1 P8 P, Y就你的問題 我有跟我們的RD討論過   其實在一開始 座FLOORLPLAN 時候 應該就會告知你哪些訊號線要 ...
clarkhuang 發表於 2010-3-29 04:42 PM

" u; V1 s& |2 D5 v- x: @) s    第一個方式我能接受

+ m1 P* b$ A9 I! Q* C; S   但是第二個方案我覺得並非是layout的位置不好或者是晶體整合問題(目前我的是這問題)，
, B3 p/ U& M; |' d# v$ b! P   有時我在想，如果就整體電路而言，電路實在無法把訊號線在縮短，那是該怎辦，
   有辦法像數位電路加許多緩衝器(就是一堆反向器)來提升輸出的效能的嗎?

& i+ x" h' t$ k5 R  C2 e    不過很感謝您的回覆^^

bernie820

所謂訊號線過長造成衰減就是Metal導線的R增加造成,減少R可以把訊號線畫寬一點......
8 Z& w( Y* C& c1 S2 e9 J9 n/ N0 N
但緊接而來的是Metal ...
5 Z4 x' S. R$ F2 C; x9 V% Q! Ulchuang 發表於 2010-3-29 06:11 PM

( {( D0 P/ p. w9 {) d0 B, o1 k: v; ~
    您說的也對
   但是畢竟模擬和下線回來的晶片一定有程度上的誤差
" |# V' H  T5 m! O) Y! |7 [& z) ?# b: f) C
/ t* _) }, t  Y: V   而且現在訊號線真的有點長，有到兩百~~>O<